[发明专利]一种基于FPGA的防止继电保护误动作的方法及系统

权利要求书

1.一种基于FPGA的防止继电保护误动作的方法，其特征在于，包括控制启动继电器的步骤：

CPU以设定的周期向FPGA持续地发送保护启动数据，所述保护启动数据包括保护启动状态信号和保护启动执行信号；

当FPGA检测到保护启动状态信号有效，由FPGA转发保护启动数据，控制启动继电器动作；当FPGA检测到保护启动状态信号无效，而计时未持续设定的时间后再次检测到保护启动状态信号有效，则由FPGA转发保护启动数据，控制启动继电器动作；或者当FPGA检测到保护启动状态信号无效，计时且持续设定的时间后，控制启动继电器不动作；

所述设定的时间大于所述设定的周期。

2.根据权利要求1所述的基于FPGA的防止继电保护误动作的方法，其特征在于，还包括控制出口继电器的步骤：

CPU以设定的周期向FPGA持续地发送保护出口数据，所述保护出口数据包括保护出口状态信号和保护出口执行信号；

当FPGA检测到保护出口状态信号有效，由FPGA转发保护出口数据，控制出口继电器动作；当FPGA检测到保护出口状态信号无效，而计时未持续设定的时间后再次检测到保护出口状态信号有效，则由FPGA转发保护出口数据，控制出口继电器动作；或者当FPGA检测到保护出口状态信号无效，计时且持续设定的时间后，控制出口继电器不动作。

3.根据权利要求1所述的基于FPGA的防止继电保护误动作的方法，其特征在于，由所述FPGA形成第一单稳态触发器，以判断保护启动状态信号，并且进行计时。

4.根据权利要求2所述的基于FPGA的防止继电保护误动作的方法，其特征在于，由所述FPGA形成第二单稳态触发器，以判断保护出口状态信号，并且进行计时。

5.一种基于FPGA的防止继电保护误动作的系统，其特征在于，所述系统包括CPU、FPGA、启动回路，所述CPU与所述FPGA连接，所述FPGA分别通过启动回路用于与启动继电器连接，所述CPU以设定的周期向FPGA持续地发送保护启动数据，所述保护启动数据包括保护启动状态信号和保护启动执行信号；当FPGA检测到保护启动状态信号有效，由FPGA转发保护启动数据，控制启动继电器动作；当FPGA检测到保护启动状态信号无效，而计时未持续设定的时间后再次检测到保护启动状态信号有效，则由FPGA转发保护启动数据，控制启动继电器动作；或者当FPGA检测到保护启动状态信号无效，计时且持续设定的时间后，控制启动继电器不动作；

所述设定的时间大于所述设定的周期。

6.根据权利要求5所述的基于FPGA的防止继电保护误动作的系统，其特征在于，还包括出口回路，所述出口回路用于与出口继电器连接，所述CPU以设定的周期向FPGA持续地发送保护出口数据，所述保护出口数据包括保护出口状态信号和保护出口执行信号；

当FPGA检测到保护出口状态信号有效，由FPGA转发保护出口数据，控制出口继电器动作；当FPGA检测到保护出口状态信号无效，而计时未持续设定的时间后再次检测到保护出口状态信号有效，则由FPGA转发保护出口数据，控制出口继电器动作；或者当FPGA检测到保护出口状态信号无效，计时且持续设定的时间后，控制出口继电器不动作。

7.根据权利要求5所述的基于FPGA的防止继电保护误动作的系统，其特征在于，由所述FPGA形成第一单稳态触发器，以判断保护启动状态信号，并且进行计时。

8.根据权利要求6所述的基于FPGA的防止继电保护误动作的系统，其特征在于，由所述FPGA形成第二单稳态触发器，以判断保护出口状态信号，并且进行计时。