[发明专利]一种控制开机自检信息显示的系统和方法

说明书

技术领域

本发明实施例涉及但不限于服务器板卡硬件设计领域，尤指一种控制开机自检信息显示的系统和方法。

背景技术

低引脚数目接口(LPC，Low Pin Count)是基于Intel标准的33兆赫(MHz)4比特(bit)并行总线协议，可用于显示BIOS工程师定义的开机自检(POST，Power On Self Test)信息。

如图1所示，为现有控制开机自检信息显示的系统的结构示意图，包括：解码芯片(比如AK2001-G芯片)和2个7段数码管。其中，解码芯片与LPC总线连接，从LPC总线上获取并解码出POST信息；然后，解码芯片输出高/低信号控制7段数码管显示，其中，控制2个7段数码管中的一个7段数码管显示POST信息中的高位POST码Code 16进制数，以及控制2个7段数码管中的另一个7段数码管显示POST信息的低位POST Code 16进制数。

由于服务器板卡的板内空间的局限性以及解码芯片必然带来成本的增加，因此，如何节省板内空间，节约成本，成为亟需解决的问题。

发明内容

本申请提供了一种控制开机自检信息显示的系统和方法，能够节省板内空间，节约成本。

为了达到本申请目的，本申请提供了一种控制开机自检信息显示的系统，包括：复杂可编程逻辑器件CPLD，发光二极管LED；其中，

CPLD，用于获取开机自检POST信息；控制发光二极管LED显示获得的POST信息；

LED，用于显示获得的POST信息。

可选地，所述CPLD的第一管脚与低引脚数目接口LPC总线连接；

所述CPLD的第二管脚与所述LED连接。

可选地，所述CPLD中用于获取POST信息包括：

通过自身的LPC解码模块从所述LPC总线上获取所述POST信息。

可选地，所述LED包括8个LED；

所述POST信息包括：高位POST码Code 16进制数和低位POST Code 16进制数。

可选地，所述CPLD中用于控制LED显示获得的POST信息包括：所述CPLD向所述LED发送控制信号；

所述CPLD控制所述8个LED中的4个LED在接收到来自所述CPLD的控制信号，显示所述高位POST Code 16进制数；

所述CPLD控制所述8个LED中的其它4个LED在接收到来自所述CPLD的控制信号，显示所述低位POST Code 16进制数。

本申请还提供了一种控制开机自检信息显示的方法，应用于包括复杂可编程逻辑器件CPLD的服务器板卡中，包括：

通过CPLD获取开机自检POST信息；

通过CPLD控制发光二极管LED显示获得的POST信息。

可选地，该方法之前还包括：

控制所述CPLD的第一管脚与低引脚数目接口LPC总线连接；

控制所述CPLD的第二管脚与所述LED连接。

可选地，所述通过CPLD获取POST信息包括：

所述CPLD通过自身的LPC解码模块从所述LPC总线上获取所述POST信息。

可选地，所述LED包括8个LED；

所述POST信息包括：高位POST码Code 16进制数和低位POST Code 16进制数。

可选地，所述通过CPLD控制LED显示获得的POST信息包括：

所述CPLD控制所述8个LED中的4个LED显示所述高位POST Code 16进制数，以及控制所述8个LED中的其它4个LED显示所述低位POST Code 16进制数。

本发明实施例包括：通过复杂可编程逻辑器件(CPLD)获取开机自检(POST)信息；通过CPLD控制发光二极管(LED)显示获得的POST信息。本发明实施例通过CPLD代替解码芯片以及LED代替7段数码管，节省了板内空间，节约了成本。

附图说明

此处所说明的附图用来提供对本发明的进一步理解，构成本申请的一部分，本发明的示意性实施例及其说明用于解释本发明，并不构成对本发明的不当限定。在附图中：

图1为现有控制开机自检信息显示的系统的结构示意图；

图2为本发明实施例控制开机自检信息显示的系统的结构示意图；

图3为本发明实施例控制开机自检信息显示的方法的流程图。

具体实施方式