[发明专利]一种实现地址映射的方法及装置在审
申请号: | 201710348450.3 | 申请日: | 2017-05-17 |
公开(公告)号: | CN108959105A | 公开(公告)日: | 2018-12-07 |
发明(设计)人: | 张斯沁 | 申请(专利权)人: | 深圳市中兴微电子技术有限公司 |
主分类号: | G06F12/02 | 分类号: | G06F12/02;G06F12/06 |
代理公司: | 北京安信方达知识产权代理有限公司 11262 | 代理人: | 李红爽;龙洪 |
地址: | 518055 广东省深*** | 国省代码: | 广东;44 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 主盘 地址映射 预设 访问 双倍速率同步动态随机存储器 物理存储体 访问地址 空间映射 预设规则 映射 减小 带宽 概率 冲突 | ||
一种实现地址映射的方法及装置,包括:判断两个或两个以上主盘是否同时访问双倍速率同步动态随机存储器(DDR);当两个或两个以上主盘同时访问DDR时,根据预设的地址映射规则将不同主盘访问DDR的空间映射到不同的物理存储体(bank)。本发明实施例通过预设的地址预设规则将不同的主盘(master)的访问地址映射到不同的bank内,在多个master同时访问DDR,减小了bank冲突的概率,提高了DDR带宽。
技术领域
本文涉及但不限于片上系统技术,尤指一种实现地址映射的方法及装置。
背景技术
双倍速率同步动态随机存储器(DDR)在服务器、计算机、多媒体及智能家居等多个领域中广泛应用,随着产品的功能增强、超高清视频及虚拟现实等技术的发展,对片上系统SOC芯片的DDR的带宽要求也越来越高。
随着SOC芯片的主盘(Master)个数增多,多个Master同时访问DDR会增加同时访问DDR同一物理存储体(bank)的概率增大,会导致DDR带宽降低,目前,相关技术尚未提出有效的解决方案。
发明内容
以下是对本文详细描述的主题的概述。本概述并非是为了限制权利要求的保护范围。
本发明实施例提供一种实现地址映射的方法及装置,能够减小bank冲突的概率,提高DDR带宽。
本发明实施例提供了一种实现地址映射的方法,包括:
判断两个或两个以上主盘是否同时访问双倍速率同步动态随机存储器DDR;
当两个或两个以上主盘同时访问DDR时,根据预设的地址映射规则将不同主盘访问DDR的空间映射到不同的物理存储体bank。
可选的,所述根据预设的地址映射规则将不同主盘访问DDR的空间映射到不同的物理存储体包括:
将系统输入的地址与每一个物理存储体bank的起始地址和终止地址进行比对,当输入的地址落入其中一个bank的起始地址和终止地址之间时,按照第一地址映射规则在落入的bank中对输入的地址进行地址变换;和/或,
当系统输入的地址已经被使用时,按照第二地址映射规则对输入的地址进行地址反变换;和/或,
当系统输入的地址在所有bank的起始地址和终止地址外,且系统输入的地址未被使用,按照第三地址映射规则对输入的地址进行地址映射。
可选的,所述第一地址映射规则包括:
将输入的地址所落入的bank的低位插入到输入地址的第11比特和第12比特之间,将bank的输入地址中处于高位的第一相对比特和第二相对比特选出后,将未选出的其他输入地址按照一一对应的关系与从第十三比特位开始的输出地址实现映射;
其中,所述第一相对比特和所述第二相对比特从低位到高位连续排序。
可选的,所述第二地址映射规则包括:
将所述输入的地址所落入的bank的所述第一相对比特和所述第二相对比特的输出地址置0后,将输入地址从第14比特位开始与从第12比特位开始的未置0的输出地址按照一一对应关系实现映射。
可选的,所述根据预设的地址映射规则将不同主盘访问DDR的空间映射到不同的物理存储体还包括:
若进行了所述地址变换,将比所述第二相对比特高一比特位的输入地址与第12比特的输入地址进行交换;
若进行了所述地址反变换,将比所述第二相对比特高一比特位的输出地址与第14比特的输出地址进行交换。
可选的,所述第三地址映射规则包括:
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于深圳市中兴微电子技术有限公司,未经深圳市中兴微电子技术有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/201710348450.3/2.html,转载请声明来源钻瓜专利网。
- 上一篇:一种软件可靠性的测试数据生成方法
- 下一篇:内存访问方法和装置