[发明专利]基于SOC技术的集成CN总线节点芯片结构

权利要求书

1.一种基于SOC技术的集成CN总线节点芯片，其特征是，由总控制器、CAN总线协议控制器单元、收发电路单元构成，总控制器用于实现对CAN总线协议控制器的寄存器配置并且完成数据的读出与写入；CAN总线协议控制器单元用于实现CAN总线数据链路层内容，包括数据成帧、错误检测和验收滤波；CAN收发电路单元实现CAN总线物理层内容，完成物理总线电平与逻辑电平的转换。

2.如权利要求1所述的基于SOC技术的集成CN总线节点芯片，其特征是，总控制器为单片机ip核，包括CPU、存储器、控制器和I/O口，其中CPU是处理数据位宽为8bit的中央处理器单元，一次处理一个8bit的二进制数，而且数据是按照字节为单位而进行处理的，单片机ip核通过I/O口实现与CAN控制器的连接。

3.如权利要求1所述的基于SOC技术的集成CN总线节点芯片，其特征是，CAN总线协议控制器单元，具体由子模块REGISTERS、BTL、BSP构成，同时完成与三态接口、三态PAD有关的接口逻辑转换；其中，REGISTERS：实现接口管理逻辑的部分功能，解释来自CPU的命令，控制CAN寄存器的寻址，实现内部寄存器的读写，并向主控制器提供中断信息和状态信息；BTL：实现位时序逻辑功能，在报文起始处对总线传输数据与CAN总线上的位数据流进行同步，在之后接收报文的过程中，对时序偏差进行再次同步；BSP：实现位流处理器和错误管理逻辑的功能，包括子模块ACF、FIFO，执行CAN总线模块的错误检测、仲裁、填充和故障处理；ACF：用于实现验收滤波器功能，通过对总线上接收到报文帧的控制域进行验收滤波和验收屏蔽，确定其是否能够通过滤波进入接收缓冲器；FIFO：BSP子模块，用于存储从CAN总线上接收到并被确认的信息，并且对接收到的报文数目进行计数，同时在数据溢出时产生溢出信号。

4.如权利要求1所述的基于SOC技术的集成CN总线节点芯片，其特征是，收发电路中发送单元结构具体是，两个串接电阻R1和R2通过分压得到用于提供总线的隐性偏置，P0与N0晶体管用于产生符合CAN总线规定的差分标准电平，P0与N0晶体管之间串接的电阻R3和R4用于隔离显性电平和隐性电平。

5.如权利要求1所述的基于SOC技术的集成CN总线节点芯片，其特征是，收发电路中接收单元由比较器构成，具体地，N1与N2管组成电平降低电路，采用源跟随设计将CANH电平降低，P3、P4、P5、P6、N7、N8晶体管是比较器的核心电路单元，N7、N8管是差分对输入级，P3、P6管为短接成二极管形式的有源负载，P1、P2、N5、N6管实现输出从差分到单端的转换，N3与N4管组成镜像电流镜，用于对差分放大器进行直流偏置；比较器一共有两条反馈通路，第一条是通过晶体管N7和N8共源节点的串联电流反馈，表现为负反馈；第二条是P4和P5管的源漏极并联电压反馈，这条反馈通路是正反馈，当正反馈系数小于负反馈的系数时，整个比较器电路将表现为负反馈，同时电路将失去迟滞效果，当电路的正反馈系数大于负反馈系数时，整个比较器电路将会表现为正反馈，同时比较器电路将出现迟滞效果。