[发明专利]一种用于定位失效位置的半导体工艺验证数字电路及方法

权利要求书

1.一种用于定位失效位置的半导体工艺验证数字电路，其特征在于，包括：

和输入测试信号发生器相连接的缓冲器单元；

和所述缓冲器单元的输出端连接的测试单元；

和所述测试单元的输出端连接的选择器单元；以及

片选信号发生器，用于发出高、低电平，和所述选择器单元连接，

其中，所述测试单元用于和所述待验证的数字电路连接。

2.根据权利要求1所述的用于定位失效位置的半导体工艺验证数字电路，其特征在于：

其中，所述缓冲器单元包含多个缓冲器，与多个所述输入测试信号发生器相连接的多个所述缓冲器之间是并联的。

3.根据权利要求3所述的用于定位失效位置的半导体工艺验证数字电路，其特征在于：

其中，每个所述输入测试信号发生器与两个所述缓冲器串联后再接入所述测试单元的输入端。

4.根据权利要求1所述的用于定位失效位置的半导体工艺验证数字电路，其特征在于：

其中，所述选择器单元具有相互串联的多个选择器。

5.根据权利要求4所述的用于定位失效位置的半导体工艺验证数字电路，其特征在于：

其中，所述选择器单元具有相互串联的两个选择器：第一选择器和第二选择器，

所述第一选择器的一个输出端和片选信号发生器相连，另一个输出端和所述第二选择器的输入端相连，

所述第二选择器的输入端和所述第一选择器的输出端连接，输出端即输出测试结果信号。

6.一种用于定位失效位置的半导体工艺的测试方法，其特征在于：

使用输入测试信号发生器产生的测试信号与权利要求1-5中任意一项所述的用于定位失效位置的半导体工艺验证数字电路相连接，

将待验证的数字电路连接在所述测试单元上，并对输出的测试结果信号进行检测对比：当所述测试结果信号与正常信号不符合时，即判定该待验证的数字电路为不合格的。

7.根据权利要求6所述的用于定位失效位置的半导体工艺的测试方法，其特征在于：

其中，所述测试信号为多组高低电平序列，所述正常信号为与所述多组高低电平序列相对应的集合。