[发明专利]一种移位寄存器单元和移位寄存器

权利要求书

1.一种移位寄存器单元，其特征在于，包括：移位寄存器模块和高压放电模块；

其中，移位寄存器模块连接信号输入端、第一复位信号端、第一低电平端、高电平端、第一时钟信号端和第二时钟信号端；

所述高压放电模块连接所述移位寄存器模块的输出端、高电平端、信号输入端、第一复位信号端、第二复位信号端、第一低电平端和第二低电平端；

高压放电模块包括：第二输入单元、第二复位单元、第二下拉单元和第二输出单元；

所述第二输入单元连接信号输入端、高电平端、移位寄存器模块的输出端和第三节点，用于接收信号输入端的信号，并根据移位寄存器模块的输出端，将第三节点上拉至高电平信号；

第二复位单元连接第三节点、第一复位信号端、第二复位信号端和第一低电平端，用于根据第二复位信号端，将第三节点的信号下拉为低电平信号；

第二下拉单元连接第二复位信号端、第一低电平端、第二低电平端，用于根据第二复位信号端，将移位寄存器单元的输出端下拉为低电平信号；

第二输出单元连接高电平端、第三节点和移位寄存器单元的输出端，用于根据第三节点，使移位寄存器单元的输出端输出高电平信号。

2.根据权利要求1所述的移位寄存器单元，其特征在于，所述移位寄存器模块，包括：第一输入单元、第一复位单元、第一下拉单元、下拉控制单元和第一输出单元；

所述第一输入单元连接信号输入端、高电平端和第一节点；

所述第一复位单元连接第一复位信号端、第一节点和第一低电平端；

所述第一下拉单元连接第一节点、第一低电平端、第二节点和移位寄存器模块的输出端；

所述下拉控制单元连接第一时钟信号端、第一低电平端、第二节点和信号输入端；

所述第一输出单元连接第二时钟信号端、第一节点和移位寄存器模块的输出端。

3.根据权利要求2所述的移位寄存器单元，其特征在于，

所述第一输入单元包括第一晶体管，第一晶体管的栅极连接信号输入端，第一极连接高电平端，第二极连接第一节点；

所述第一复位单元包括第二晶体管；第二晶体管的栅极连接第一复位信号端，第一极连接第一节点，第二极连接第一低电平端；

所述第一下拉单元包括第三晶体管、第四晶体管和第五晶体管；第三晶体管的栅极连接第二节点，第一极连接上拉控制点，第二极连接第一低电平端；第四晶体管的栅极连接第二节点，第一极连接移位寄存器模块的输出端，第二极连接第一低电平端，第五晶体管的栅极连接移位寄存器模块的输出端，第一极连接第二节点，第二极连接第一低电平端；

所述下拉控制单元包括第六晶体管、第七晶体管、第八晶体管和第九晶体管；第六晶体管的栅极和第一极连接第一时钟信号端，第二极连接第八晶体管的第一极；第七晶体管的栅极连接第六晶体管的第二极，第一极连接第一时钟信号端，第二极连接第二节点；第八晶体管的栅极连接信号输入端，第一极连接第六晶体管的第二极，第二极连接第一低电平端，第九晶体管的栅极连接信号输入端，第一极连接第二节点，第二极连接第一低电平端；

所述第一输出单元包括第十晶体管和第一电容，第十晶体管的栅极连接第一节点，第一极连接第二时钟信号端，第二极连接移位寄存器模块的输出端；第一电容的第一端连接第一节点，第二端连接移位寄存器模块的输出端。

4.根据权利要求1所述的移位寄存器单元，其特征在于，第二输入单元包括：第十一晶体管和第二电容；

其中，第十一晶体管的栅极连接信号输入端，第一极连接高电平端，第二极连接第三节点；第二电容的第一端与移位寄存器模块的输出端连接，第二端与第三节点连接。

5.根据权利要求4所述的移位寄存器单元，其特征在于，第二复位单元包括：第十二晶体管、第十三晶体管和第十四晶体管；

其中，第十二晶体管的栅极连接第二复位信号端，第一极连接第三节点，第二极连接第一低电平端；第十三晶体管的栅极连接第一复位信号端，第一极连接第三节点，第二极连接第一低电平端；第十四晶体管的栅极连接第二节点，第一极连接第三节点，第二极连接第一低电平端。