[发明专利]像素单元及包含其的阵列基板

说明书

本发明属于液晶显示技术领域。本发明提出一种像素单元，本发明的像素单元的存储电容设置在阵列基板上，该存储电容包括设置在第一金属层的第一电极和设置在第二金属层的第二电极，在第一电极和第二电极之间设置有绝缘层，第二电极和第一电极相互重叠形成第一重叠区域，若所述第二电极相对于所述第一电极的偏移在预设距离范围内，所述第一重叠区域的面积保持一致。从而避免了由于对组精度差异引起的存储电容差异，避免了由此产生的水痕。本发明的阵列基板由于包括上述像素单元的存储电容，使得产品品质得以提高。

技术领域

本发明属于液晶显示技术领域，具体涉及一种像素单元及包含其的阵列基板。

背景技术

水痕缺陷是液晶面板较常见的一类问题，通常将不均匀的画面，如雨点状、团状、雾状的缺陷称为水痕缺陷。产生水痕的原因有多种，包括液晶盒间隙不均、金属蚀刻不均匀、不同区域的对组精度差异等。不同区域的对组精度差异会造成不同区域的像素单元的存储电容不一致，从而产生水痕。

在液晶面板显示图像的过程中，像素单元的存储电容起到至关重要的作用。存储电容能够有限减小馈通效应(feedthrough)，保持液晶分子两端的电压，使像素单元显示画面更加稳定。在充电率允许的情况下，设计中会尽可能保证较大的存储电容，以使画面显示更均匀、稳定。图1为现有技术中一种常见的小尺寸像素(pixel)设计示意图，存储电容10包括位于第一金属层的第一电极11和位于第二金属层的第二电极12，第二电极12包括第二区域121和连接至漏电极的第三区域122。同时，在第一电极11和第二电极12之间设置有绝缘层。其中，第二电极12与第一电极11的重叠区域的面积决定了存储电容的大小。在图1中，第二电极12与第一电极11的重叠区域由第二区域121和第三区域122共同与第一电极11的重叠区域构成。常规设计中，沿阵列基板法线方向观测，第二区域121的面积小于第一电极11的面积，即第一电极11的周向边缘110较第二区域121的周向边缘向外偏离至少2.5微米，这种设置主要考虑了4掩膜制程的特点及对组精度的影响。

在阵列基板制程中，不同区域的对组精度差异，导致不同区域像素单元的存储电容的第二电极相对于第一电极发生偏移，但偏移量不超过2.5微米。采用如图1所示的设置。对于像素尺寸较大的产品来说，第三区域122与第一电极11的重叠区域可以忽略不计，即第二电极12与第一电极11的重叠区域的面积由第二区域121与第一电极11的重叠区域的面积构成。这样，即使第二电极相对于第一电极发生了偏移，第二电极12与第一电极11的重叠区域的面积也不会改变，从而存储电容也不会改变。图2a、2b、2c分别为第二电极12相对于第一电极11位置对正、下移、上移时，第二电极12与第一电极11的位置关系示意图，从中可以看出，无论是第二电极相对于第一电极下移还是上移，第二电极12与第一电极11的重叠区域的面积均保持不变，即存储电容保持不变。这样，也就避免了由于存储电容改变而产生的水痕。

但是，对于像素尺寸较小的产品来说，第三区域122’与第一电极11的重叠区域不能够忽略不计。这样，当第二电极12’相对于第一电极11发生相对偏移时，第二电极12’与第一电极11的重叠区域的面积会发生改变，如图3a、图3b、图3c所示。图3a为第二电极12’与第一电极11处于正常位置时示意图，此时，二者重叠区域的面积为S1；当第二电极12’相对于第一电极11向下偏移时，二者重叠区域的面积为S2，显然，S2小于S1，如图3b所示；当第二电极12’相对于第一电极11向上偏移时，二者重叠区域的面积为S3，显然，S3大于S1，如图3c所示。重叠区域面积的差异导致了存储电容的改变。这种变化量对像素尺寸较大的产品影响较小，但对像素尺寸较小的产品影响很大。这是因为，小尺寸的像素的存储电容相对较小，但漏电极的线宽与大尺寸像素的漏电极线宽基本一致，所以，偏移导致的电容值的变化在小尺寸像素中表现的更加明显。不同区域的对组精度的差异，导致不同区域的存储电容产生差异。这种差异在低灰阶显示时会引发水痕，造成产品品质下降。

发明内容