[发明专利]差动电荷泵单元电路在审
申请号: | 201710264507.1 | 申请日: | 2017-04-21 |
公开(公告)号: | CN107070203A | 公开(公告)日: | 2017-08-18 |
发明(设计)人: | 陈飞龙 | 申请(专利权)人: | 成都锐成芯微科技股份有限公司 |
主分类号: | H02M3/07 | 分类号: | H02M3/07 |
代理公司: | 暂无信息 | 代理人: | 暂无信息 |
地址: | 610041 四川省成都市高新*** | 国省代码: | 四川;51 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 差动 电荷 单元 电路 | ||
技术领域
本发明涉及集成电路领域,特别是涉及一种差动电荷泵单元电路。
背景技术
在目前的非易失性存储器中,对存储单元进行数据写入和擦出的过程中,都需要比较高的电压支持。因此,使用电荷泵单元电路来提供电压是一个比较好的选择。由于电荷泵单元电路具有小面积的优势,因此被广泛用于各种存储器中。
现有的电荷泵单元电路在一个时钟周期内只对输出电容充一次电,因此,电荷泵单元电路的输出电流能力有限,输出电压的大小也很难提高。
发明内容
本发明的目的在于克服现有技术的不足,提供一种差动电荷泵单元电路。
本发明的目的是通过以下技术方案来实现的:一种差动电荷泵单元电路,包括输入电压端、与所述输入电压端相连的第一场效应管、与所述输入电压端相连的第二场效应管、与所述第一场效应管相连的第三场效应管、与所述第二场效应管相连的第四场效应管、连接于所述第一场效应管和所述第三场效应管之间的第一电容、与所述第一电容相连的第一时钟信号输入端、连接于所述第二场效应管和所述第四场效应管之间的第二电容、与所述第二电容相连的第二时钟信号输入端、与所述第三场效应管和所述第四场效应管相连的负载电容及输出电压端,所述第一时钟信号输入端和所述第二时钟信号输入端输入一对差动的时钟信号,所述输出电压端的输出电压在所述时钟信号的持续变化中上升,所述输出电压的最大值为所述输入电压端的输入电压的两倍。
所述第一场效应管的源极与所述第一电容的一端、所述第三场效应管的漏极、所述第二场效应管的栅极及所述第四场效应管的栅极相连。
所述第一场效应管的栅极与所述第三场效应管的栅极、所述第二场效应管的源极、所述第四场效应管的漏极及所述第二电容的一端相连。
所述第一场效应管的漏极和所述第二场效应管的漏极共同连接所述输入电压端。
所述第三场效应管的源极与所述第四场效应管的源极及所述负载电容的一端共同连接所述输出电压端。
所述第一电容的另一端与所述第一时钟信号输入端相连,所述第二电容的另一端与所述第二时钟信号输入端相连,所述第三电容的另一端接地。
所述第一场效应管与所述第二场效应管为N型场效应管,所述第三场效应管与所述第四场效应管为P型场效应管。
本发明的有益效果是:电路结构简单,且可以在一个时钟周期内对输出电容充电两次,从而实现输出电流能力加倍,输出电压的最大值可以达到输入电压的两倍。
附图说明
图1为本发明差动电荷泵单元电路的具体电路结构图;
图2为本发明差动电荷泵单元电路的时序关系示意图。
具体实施方式
下面结合附图进一步详细描述本发明的技术方案,但本发明的保护范围不局限于以下所述。
如图1所示,本发明差动电荷泵单元电路包括输入电压端VIN、与输入电压端VIN相连的第一场效应管M1、与输入电压端VIN相连的第二场效应管M2、与第一场效应管M1相连的第三场效应管M3、与第二场效应管M2相连的第四场效应管M4、连接于第一场效应管M1和第三场效应管M3之间的第一电容C1、与第一电容相连的第一时钟信号输入端CLK、连接于第二场效应管M2和第四场效应管M4之间的第二电容C2、与第二电容C2相连的第二时钟信号输入端CLKB、与第三场效应管M3和第四场效应管M4相连的负载电容C3及输出电压端VOUT。
其中,第一时钟信号输入端CLK和第二时钟信号输入端CLKB输入一对差动的时钟信号,当输入的时钟信号每变化一次,都会对输出电压端VOUT充电一次,输出电压端VOUT的输出电压也会在时钟信号的持续变化中上升,使得输出电压的最大值可以达到输入电压端VIN输入电压的两倍。
本发明差动电荷泵单元电路的具体电路连接关系如下:第一场效应管M1的源极与第一电容C1的一端、第三场效应管M3的漏极、第二场效应管M2的栅极及第四场效应管M4的栅极相连,连接点为交点sw1,第一场效应管M1的栅极与第三场效应管M3的栅极、第二场效应管M2的源极、第四场效应管M4的漏极及第二电容C2的一端相连,连接点为交点sw2;第一场效应管M1的漏极和第二场效应管M2的漏极共同连接输入电压端VIN;第三场效应管M3的源极与第四场效应管M4的源极及负载电容C3的一端共同连接输出电压端VOUT;第一电容C1的另一端与第一时钟信号输入端CLK相连,第二电容C2的另一端与第二时钟信号输入端CLKB相连,第三电容C3的另一端接地。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于成都锐成芯微科技股份有限公司,未经成都锐成芯微科技股份有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/201710264507.1/2.html,转载请声明来源钻瓜专利网。
- 上一篇:一种新型光纤快速连接器
- 下一篇:一种新型现场组装光纤活动连接器