[发明专利]基于FPGA驱动线阵CCD的高速图像数据采集方法

说明书

本发明公开了一种基于FPGA驱动线阵CCD的高速图像数据采集方法，采用FPGA驱动高速线阵CCD，通过使用全局周期计数器，分频计数器来产生CDD及AD的驱动时序。利用FIFO缓存图像数据并进行速度匹配，采用状态机模式对三路FIFO进行读写控制将三路FIFO缓存中的数据按顺序输出。通过设计高速通讯接口EMIF来与DSP交互数据。大大提高了工业机器视觉系统中前端图像数据采集速度。

技术领域

本发明属于工业机器视觉领域，具体涉及到一种基于FPGA驱动线阵CCD的高速图像数据采集方法。

背景技术

工业机器视觉系统主要应用于工业控制，产品检测等领域，其主要结构可分为三个部分：图像数据采集，图像识别和系统控制。图像数据采集作为工业机器视觉的基础在整个系统中扮演着至关重要的角色，而提高图像数据的采集速率，以更快的速度获得高质量的图像数据是提高整个视觉系统速率与精度的重要步骤。在传统的技术中，图像数据的采集一般使用以单片或者ARM为核心，使用软件的方式驱动光学成像传感器来实现。由于受到控制器的工作模式及速度的限制，所以图像采集速率存在一定的上限。另外，光学成像原件主要分为CCD和CMOS两种类型，其中CCD传感器成像质量清晰，细腻，更适合工业现场复杂的光学环境。

发明内容

本发明针对现有技术的不足，提出了一种基于FPGA驱动线阵CCD的高速图像采集方法，先通过驱动线阵CCD传感器与AD芯片实现图像数据采集，接着创建FIFO结构实现数据缓存及速度匹配，再通过设计EMIF接口实现图像数据传输。

高速图像数据采集的实现步骤包括：

步骤一：驱动线阵CCD传感器与AD芯片

1-1、根据AD芯片的时序要求将芯片初始化及启动命令置入芯片内部寄存器中使芯片正常工作，要确保此步骤在线阵CCD传感器有效输出之前完成；

1-2、调用PLL宏模块产生200MHz时钟，以此时钟作为整个系统的运行时钟；

1-3、定义周期计数器cnt实现线阵CCD传感器驱动时序的周期循环计数，计数时间为一个完整的CDD驱动时序周期所需要的时间；

1-4、根据线阵CCD传感器的时序要求，以周期计数器cnt的计数时间为准在相应的计数位置产生相应时间的时序信号,并在有效输出位置产生缓存结构FIFO的写入开始信号；

1-5、定义分频计数器D_cnt，在周期计数器记到线阵CCD传感器有效输出时实现时钟分频，得到线阵CCD传感器驱动时钟，AD芯片采样时钟DATACLK以及缓存结构FIFO的写入时钟,分频值＝系统时钟/线阵CCD传感器驱动时钟；

1-6、根据周期计数器cnt的计数时间，在相应的计数位置产生AD芯片所需的PBLK、CLOPB信号，以屏蔽线阵CCD传感器的无效输出，并在周期计数器cnt计数到线阵CCD传感器有效输出时，配合分频计数器D_cnt在一个AD芯片采样时钟DATACLK周期间产生AD双关采样信号SHP,SHD；

步骤二：缓存设计及控制实现步骤

2-1、调用FIFO宏模块用于创建缓存结构；