[发明专利]用于消除上电过冲的芯片测试方法及其系统

说明书

本发明提供一种用于消除上电过冲的芯片测试方法，包括：提供用于供电的直流电源、待检测的芯片，和带有芯片测试插座的芯片测试板；提供负载开关，直流电源经过负载开关向芯片测试插座供电，负载开关输入端连接到直流电源；负载开关使能端和芯片接地端分别连接到芯片测试插座，当芯片测试插座紧合时，负载开关使能端和芯片接地端产生电气连接；将负载开关使能端通过上拉电阻连接到直流电源；芯片插入芯片测试插座，并紧合芯片测试插座，经过延时后进行测试。本发明还提供一种用于消除上电过冲的芯片测试系统。本发明能够使得芯片先接触芯片测试板再上电，可以有效降低芯片测试过程中的EOS损坏率。

技术领域

本发明涉及电子器件技术领域，尤其涉及一种用于消除上电过冲的芯片测试方法及其系统。

背景技术

在芯片制造工艺中，芯片测试是较为重要的环节。芯片测试分为一般测试和特殊测试，集成电路芯片测试需要将封装后的芯片置于各种环境下测试芯片的电气特性，诸如消耗功率、运行速度、耐压度等。经测试后的芯片依其电气特性划分为不同等级：一般测试合格的产品经过标记、包装后即可出厂，未通过测试的芯片则成为降级品或废品；特殊测试则根据客户需求从符合技术参数规格、品种的芯片中取样进行针对性测试，定级符合客户需求的专用合格芯片。

目前，集成电路设计企业在对芯片进行系统级测试时，通常采用直流稳压电源给芯片测试系统供电，在更换测试芯片的过程中，通常不会断开供电，导致在芯片引脚压合到测试插座的瞬间会有过冲电流或电压的存在，造成芯片因承受过度电性应力(ElectricalOver Stress，EOS)而损坏。这类EOS导致的芯片损坏不仅会降低芯片的测试效率，并且还会影响对测试芯片的可靠性判断。

因此，亟需设计一种芯片测试方法及其系统，能够消除芯片测试过程中的上电过冲所造成的过度电性压力(EOS)，提高芯片的测试效率，并且提高对测试芯片性能判断的准确性。

发明内容

本发明提供的用于消除上电过冲的芯片测试方法及其系统，能够针对现有技术的不足，消除芯片测试过程中上电过冲对芯片造成的EOS损伤，提高芯片的测试效率，提高芯片性能判断的可靠性。

第一方面，本发明提供一种用于消除上电过冲的芯片测试方法，其中包括：

步骤一：提供用于供电的直流电源、待检测的芯片，和带有芯片测试插座的芯片测试板；

步骤二：提供负载开关，所述直流电源经过负载开关向所述芯片测试插座供电，所述负载开关的输入端连接到所述直流电源；

步骤三：将所述负载开关的使能端和所述芯片的接地端分别连接到所述芯片测试插座，当所述芯片测试插座紧合时，所述负载开关的使能端和所述芯片的接地端产生电气连接；

步骤四：将所述负载开关的使能端通过上拉电阻连接到所述直流电源；

步骤五：将所述芯片插入所述芯片测试插座，并紧合所述芯片测试插座，经过延时后进行测试。

可选地，上述负载开关的使能端连接到所述芯片测试插座的第一探针，所述芯片的接地端连接到所述芯片测试插座的第二探针，当所述芯片测试插座紧合时，所述第一探针和第二探针相连产生电气连接。

可选地，上述芯片的接地端通过球形触点连接到所述芯片测试插座的第二探针。

可选地，上述芯片测试插座的第一探针还连接到所述芯片测试板位于芯片测试插座下方的焊盘。

可选地，上述直流电源包括电源变压器、整流电路、滤波电路和稳压电路。

可选地，上述芯片测试插座通过旋紧、压紧或扣紧进行紧合。

另一方面，本发明提供一种用于消除上电过冲的芯片测试方法，其中包括：

直流电源，用于供电；