[发明专利]栅极驱动电路

权利要求书

1.栅极驱动电路，包括：

多个级，配置成向显示面板的栅极线提供栅极信号，所述多个级之中的第k级包括：

输入电路，配置成从前一级接收前一进位信号以及对第一节点进行预充电；

第一输出电路，配置成响应于所述第一节点的信号，将时钟信号作为第k栅极信号输出；

第二输出电路，配置成响应于所述第一节点的所述信号，将所述时钟信号作为第k进位信号输出；

放电保持电路，配置成响应于所述时钟信号，将所述时钟信号传输至第二节点，以及响应于所述第k进位信号将所述第二节点放电至第二低电压；

第一下拉电路，配置成响应于所述第二节点的信号和来自后一级的后一进位信号，将所述第k栅极信号放电至第一低电压，以及将所述第一节点和所述第k进位信号放电至所述第二低电压；

放电电路，配置成响应于所述前一进位信号，将所述第k进位信号放电至所述第二低电压；以及

进位反馈电路，配置成响应于所述第一节点的信号，将所述第k进位信号作为所述前一进位信号反馈，

其中，k是大于或等于2的自然数。

2.根据权利要求1所述的栅极驱动电路，其中，所述放电电路包括第一放电晶体管，所述第一放电晶体管包括连接至用于输出所述第k进位信号的进位输出端子的第一电极、连接至用于接收所述第二低电压的第二电压端子的第二电极、以及连接至用于接收所述前一级的所述前一进位信号的第一输入端子的栅电极。

3.根据权利要求1所述的栅极驱动电路，其中，所述放电保持电路包括：

第一保持晶体管，包括连接至用于接收所述时钟信号的时钟端子的第一电极、第二电极以及连接至所述时钟端子的栅电极；

第二保持晶体管，包括连接至所述时钟端子的第一电极、连接至所述第二节点的第二电极以及连接至所述第一保持晶体管的所述第二电极的栅电极；

第三保持晶体管，包括连接至所述第一保持晶体管的所述第二电极的第一电极、连接至用于接收所述第二低电压的第二电压端子的第二电极以及连接至用于输出所述第k进位信号的进位输出端子的栅电极；以及

第四保持晶体管，包括连接至所述第二节点的第一电极、连接至所述第二电压端子的第二电极以及连接至所述进位输出端子的栅电极。

4.根据权利要求1所述的栅极驱动电路，其中，所述第一下拉电路包括：

第一下拉晶体管，包括连接至所述第一节点的第一电极、连接至用于接收所述第二低电压的第二电压端子的第二电极以及连接至用于接收所述后一进位信号的第二输入端子的栅电极；

第二下拉晶体管，包括连接至用于输出所述第k栅极信号的栅极输出端子的第一电极、连接至用于接收所述第一低电压的第一电压端子的第二电极、以及连接至所述第二节点的栅电极；

第三下拉晶体管，包括连接至所述栅极输出端子的第一电极、连接至所述第一电压端子的第二电极、以及连接至所述第二输入端子的栅电极；

第四下拉晶体管，包括连接至用于输出所述第k进位信号的进位输出端子的第一电极、连接至所述第二电压端子的第二电极、以及连接至所述第二节点的栅电极；以及

第五下拉晶体管，包括连接至所述进位输出端子的第一电极、连接至所述第二电压端子的第二电极、以及连接至所述第二输入端子的栅电极。

5.根据权利要求4所述的栅极驱动电路，还包括第二下拉电路，所述第二下拉电路配置成响应于所述第二节点的信号将所述第一节点放电至所述第二低电压。

6.根据权利要求5所述的栅极驱动电路，其中，所述第二下拉电路包括第六下拉晶体管，所述第六下拉晶体管包括连接至所述第一节点的第一电极、连接至所述第二电压端子的第二电极、以及连接至所述第二节点的栅电极。

7.根据权利要求2所述的栅极驱动电路，其中，所述放电电路还包括第二放电晶体管，所述第二放电晶体管包括连接至所述第二节点的第一电极、连接至所述第二电压端子的第二电极以及连接至所述第一输入端子的栅电极。