[发明专利]一种移位寄存器、栅极驱动电路及显示面板

权利要求书

1.一种移位寄存器，其特征在于，包括：输入模块、第一控制模块、第二控制模块和输出模块；其中，

所述输入模块的第一控制端用于输入第一时钟信号，所述输入模块的第二控制端用于输入第二时钟信号，所述输入模块的第三控制端与第一节点相连，所述输入模块的第一输入端用于输入第一电源信号，所述输入模块的第二输入端与信号输入端相连，所述输入模块的输出端与第二节点相连；所述输入模块用于在所述第一时钟信号的控制下，将所述信号输入端的信号输出到所述第二节点；在所述第二时钟信号和所述第一节点的控制下，将所述第一电源信号输出到所述第二节点；

所述第一控制模块的第一控制端和第一输入端用于输入所述第一时钟信号，所述第一控制模块的第二控制端与所述信号输入端相连，所述第一控制模块的第三控制端与所述输出模块的输出端相连，所述第一控制模块的第二输入端用于输入第二电源信号，所述第一控制模块的输出端与所述第一节点相连；所述第一控制模块用于在所述第一时钟信号的控制下，将所述第二电源信号输出到所述第一节点，在所述输出模块的输出端和所述信号输入端的控制下，将所述第一时钟信号输出到所述第一节点；

所述第二控制模块的第一控制端与所述第一节点相连，所述第二控制模块的第二控制端和第一输入端用于输入所述第二时钟信号，所述第二控制模块的第三控制端与所述第二节点相连，所述第二控制模块的第二输入端用于输入所述第一电源信号，所述第二控制模块的输出端与第三节点相连；所述第二控制模块用于在所述第一节点和所述第二时钟信号的控制下，将所述第二时钟信号输出到所述第三节点，在所述第二节点的控制下，将所述第一电源信号输出到所述第三节点；

所述输出模块的第一控制端与所述第三节点相连，所述输出模块的第二控制端与所述第二节点相连，所述输出模块的第一输入端用于输入所述第一电源信号，所述输出模块的第二输入端用于输入所述第二电源信号，所述输出模块的输出端用于向对应的栅线输入扫描信号；所述输出模块用于在所述第三节点的控制下，将所述第一电源信号通过所述输出端输出，在所述第二节点的控制下，将所述第二电源信号通过所述输出端输出。

2.如权利要求1所述的移位寄存器，其特征在于，所述输入模块，包括：第一输入单元和第二输入单元；其中，

所述第一输入单元的控制端用于输入所述第一时钟信号，所述第一输入单元的输入端与所述信号输入端相连，所述第一输入单元的输出端与所述第二节点相连；所述第一输入单元用于在所述第一时钟信号的控制下，将所述信号输入端的信号输出到所述第二节点；

所述第二输入单元的第一控制端用于输入所述第二时钟信号，所述第二输入单元的第二控制端与所述第一节点相连，所述第二输入单元的输入端用于输入所述第一电源信号，所述第二输入单元的输出端与所述第二节点相连；所述第二输入单元用于在所述第二时钟信号和所述第一节点的控制下，将所述第一电源信号输出到所述第二节点。

3.如权利要求2所述的移位寄存器，其特征在于，所述第一输入单元，包括：第一开关晶体管；

所述第一开关晶体管的栅极用于输入所述第一时钟信号，源极与所述信号输入端相连，漏极与所述第二节点相连。

4.如权利要求2所述的移位寄存器，其特征在于，所述第二输入单元，包括：第二开关晶体管和第三开关晶体管；其中，

所述第二开关晶体管的栅极用于输入所述第二时钟信号，源极与所述第三开关晶体管的漏极相连，漏极与所述第二节点相连；

所述第三开关晶体管的栅极与所述第一节点相连，源极用于输入所述第一电源信号。

5.如权利要求1所述的移位寄存器，其特征在于，所述第一控制模块，包括：第一子单元和第二子单元；其中，

所述第一子单元的控制端用于输入所述第一时钟信号，所述第一子单元的输入端用于输入所述第二电源信号，所述第一子单元的输出端与所述第一节点相连；所述第一子单元用于在所述第一时钟信号的控制下，将所述第二电源信号输出到所述第一节点；

所述第二子单元的第一控制端与所述信号输入端相连，所述第二子单元的第二控制端与所述输出模块的输出端相连，所述第二子单元的输入端用于输入所述第一时钟信号，所述第二子单元的输出端与所述第一节点相连；所述第二子单元用于在所述输出模块的输出端和所述信号输入端的控制下，将所述第一时钟信号输出到所述第一节点。