[发明专利]一种信息处理方法、装置及设备

说明书

本发明实施例公开了一种信息处理方法、装置及设备，该方法包括：若第一码率R_real大于或者等于第二码率R_min，则根据LDPC最大码块长度K_max确定传输块被分割的码块的数量C，该第一码率R_real为该传输块的编码码率、该传输块的限制码率和LDPC码的最低码率之中的最大值，该第二码率R_min为LDPC码最大码块长度对应的最低码率或者LDPC码最大码块长度对应的最低码率和该LDPC码最大码块长度的限制码率之中的最大值。采用本发明实施例，能够使计算出的码块数量更合理。

技术领域

本发明涉及通信技术领域，尤其涉及一种信息处理方法、装置及设备。

背景技术

在LTE协议中，Turbo编码器在编码时支持的最长比特序列为6144比特(bit)，为了支持对更长比特序列的编码，Turbo编码器前会级联一个码块分割模块，该码块分割模块用于将超过6144比特的传输块(Transport Block，TB)分割成多个码块(Code Block，CB)分别进行编码。Turbo译码后会将不同码块的信息数据进行级联，恢复出原始的传输块(或称“信息序列”)。图1为一种码块分割的场景示意图，若原始的传输块添加24比特TB-CRC后长度B大于Z＝6144，则需要进行分块，分块后每个码块还可以添加L＝24比特的CB-CRC，采用Turbo码分割码块会受到二次多项式排列(Quadratic Polynomial Permutation，QPP)交织器的长度约束，要求分割后得到的每个码块长度的取值等于图2所示的Turbo码交织器参数表中的一个K值；编码器可以根据确定的K值来推算需要将传输块分割为多少个码块。

低密度奇偶校验码(Low Density Parity Check Code，LDPC)不仅有逼近香农(Shannon)限的良好性能，而且译码复杂度较低,结构灵活，是近年信道编码领域的研究热点，以类循环低密度奇偶校验码(Quasi-Cyclic Low Density Parity Check，QC-LDPC)为例，这种类循环的单位子矩阵结构非常适合实现并行操作的硬件，比如，实现并行度大、进而高吞吐率的译码器。校验位部分具有双对角线结构，或raptor-like结构的校验矩阵使得编码非常简单，并能支持增量冗余混合重传技术。目前LDPC码技术已经被广泛应用在各大通信标准中，当采用LDPC码技术时，如何确定传输块被分割的码块数量是本领域的技术人员正在研究的问题。

发明内容

本发明实施例所要解决的技术问题在于，提供一种信息处理方法、装置及设备，能够使计算出的码块数量适应信道编码的需求。

第一方面，本发明实施例提供一种信息处理方法，该方法包括：获取传输块的编码码率；若第一码率R_real大于或者等于第二码率R_min，则根据LDPC最大码块长度K_max确定传输块被分割的码块的数量C，该第一码率R_real为该传输块的编码码率、该传输块的限制码率和LDPC码的最低码率之中的最大值，该第二码率R_min为LDPC码最大码块长度对应的最低码率或者LDPC码最大码块长度对应的最低码率和该LDPC码最大码块长度的限制码率之中的最大值。

通过执行上述步骤，根据第一码率与第二码率的相对大小来确定如何计算传输块被分割的码块的数量，而不是直接根据LDPC码中的LDPC最大码块长度计算该传输块分割的码块的数量，计算过程用到了接收端用于保存编码块的软信息的缓存大小，计算出的码块数量更合理。

结合第一方面，在第一方面的第一种可能的实现方式中，若该第一码率R_real小于该第二码率R_min，则根据该第一码率R_real和码块的最大编码后长度N_CB确定该传输块被分割的码块的数量C；其中，