[发明专利]基于FPGA+SOPC的石英振梁谐振式传感器测试系统

权利要求书

1.基于FPGA+SOPC的石英振梁谐振式传感器测试系统，包括石英振梁谐振式传感器，其特征在于：石英振梁谐振式传感器的第一输出和方波整形模块Ⅰ的数据输入端连接，石英振梁谐振式传感器的第二输出和方波整形模块Ⅱ的数据输入端连接，方波整形模块Ⅰ和方波整形模块Ⅱ的时钟输入端与PLL倍频模块的第一时钟输出端clkⅠ连接，方波整形模块Ⅰ的数据输出端与基于Verilog HDL的自定义测频测温IP核的第一频率数据输入端连接，方波整形模块Ⅱ的数据输出端与基于Verilog HDL的自定义测频测温IP核的第二频率数据输入端连接，基于Verilog HDL的自定义测频测温IP核的温度数据端通过IIC总线与温度传感器双向连接，在SOPC内部，基于Verilog HDL的自定义测频测温IP核、NiosII控制器、UART内核、PIO内核、EPCS控制器、SDRAM控制器之间通过Avalon总线实现双向连接，UART内核的数据输出端与上位机双向连接，PIO内核的数据输出端与LCD显示屏连接，EPCS控制器的数据输出端与FLASH存储器双向连接，SDRAM控制器的数据输出端与SDRAM存储器双向连接；

NiosII控制器的时钟输入端与PLL倍频模块的第二时钟输出端clkⅡ连接，SDRAM控制器的时钟输入端与PLL倍频模块的第三时钟输出端clkⅢ连接，PLL倍频模块的时钟输入端与时钟晶振连接；

所述的基于Verilog HDL的自定义测频测温IP核包括测频和测温两个模块；测频模块采用双路等精度测频原理，通过倍频产生的预置门控信号start0是一个频率较低的方波信号，预置门控信号通过以待测标准方波信号tclk为时钟信号的D触发器时，会产生与待测标准方波信号上升沿同步的实际门控信号，分别为starta和startb，周期分别为Tstarta和Tstartb；实际门控信号分别作为待测信号计数器和基准信号计数器的使能信号，因此Tstarta和Tstartb分别是待测标准方波信号周期的整数倍；

为了确保两路石英振梁谐振式传感器输出频率信号采集的同步性，引入了总门控信号gate，gate信号为两路实际门控信号starta和startb的或运算，它表示了两路信号的实际测量区间；当两路测量均完成后gate信号变为低电平，计数过程结束，之后在基准时钟信号的下个上升沿到来时产生有效锁存标志信号latch_flag，锁存标志信号将维持一个基准信号周期；当锁存标志信号latch_flag的上升沿到来时，四个计数器的计数值被锁存起来；latch_flag的下降沿到来时，系统产生中断标志信号interrupt，紧接着NiosII控制器处理中断，读入各个计数器的值，并产生clear信号清空中断和各个数据寄存器，一个测量过程结束；

测温模块采用和测频模块同样的基准时钟信号，通过有限状态机实现IIC通讯协议，完成对温度传感器内部寄存器实时温度值的读取，FPGA指令并行执行的特点保证了测频和测温的同步；

为了实现基于Verilog HDL的自定义测频测温IP核与NiosII控制器通讯，在基于Verilog HDL的自定义测频测温IP核中加入片选信号和地址信号，进行相应的地址译码，使得用户逻辑能够正确的连接到Avalon总线上；

所述的SOPC实现了在以硬件语言为基础的FPGA中进行的软件编程控制，具体程序流程为：系统开始运行后，基于Verilog HDL的自定义测频测温IP核按设计的时序开始计数和通讯，完成后，给NiosII控制器发出中断信号；NiosII控制器进入中断处理程序，会读取各个寄存器中的数值，将标志信号Flag置为1，并清空中断信号和数据寄存器，中断处理过程结束；主程序检测到Flag的状态为1后，首先将Flag置为0，并依次进行频率、温度值浮点解算、LCD显示、串口数据发送过程；至此，一个测试过程就结束了，等待下次中断信号的到来。

2.根据权利要求1所述的基于FPGA+SOPC的石英振梁谐振式传感器测试系统，其特征在于：所述的方波整形模块Ⅰ和方波整形模块Ⅱ通过FPGA内部数字电子器件搭建，待测方波信号与缓冲器输入端连接，缓冲器输出端与D触发器Ⅰ的数据输入端连接，D触发器Ⅰ输出端分成两路信号，一路经过一个非门后与与门数据输入端A连接，另一路与D触发器Ⅱ数据输入端连接，D触发器Ⅰ和D触发器Ⅱ的时钟输入端都与PLL倍频模块的第一标准时钟输出端clkⅠ连接，D触发器Ⅱ数据输出端与与门数据输入端B连接，与门输出的信号即为待测标准方波信号。

3.根据权利要求1所述的基于FPGA+SOPC的石英振梁谐振式传感器测试系统的测试方法，其特征在于，包括以下步骤：

(1)将时钟晶振输出的外部时钟信号、石英振梁谐振式传感器输出的两路方波信号和温度传感器输出的实时环境温度信号直接输入FPGA芯片；

(2)外部时钟信号经过PLL倍频模块后为方波整形模块Ⅰ、方波整形模块Ⅱ提供高频时钟信号，完成对石英振梁谐振式传感器输入的两路方波信号的标准化处理；

(3)基于Verilog HDL的自定义测频测温IP核一方面通过双路等精度测频法实现对实际门控信号内两路待测标准方波和基准时钟信号的上升沿计数和记录，同时，通过IIC总线通讯协议完成温度传感器内部寄存器实时温度值的读取和记录；

(4)NiosII控制器通过Avalon总线读取基于Verilog HDL的自定义测频测温IP核内部数据，完成两路频率值和实时温度值的浮点解算；

(5)NiosII控制器通过软件驱动控制UART和PIO内核实现与上位机的交互和LCD显示屏的控制，完成频率数据和温度数据的显示和记录。