[发明专利]基于FPGA的视频信号去隔行的系统和处理方法

说明书

技术领域

本发明涉基于FPGA的视频信号去隔行的系统和处理方法。

背景技术

在传统的CRT模拟视频成像显示设备中，采用的是隔行扫描的方式，在对图像质量要求不高的情况下，基本可以满足人们的观看需求。但随着显示技术的发展，尤其是高清晰度的LCD数字电视的流行，让人们对视频显示的质量要求也越来越高。因此，以前隔行扫描视频所带来的一些相关问题便显得越来越突出，越来越不能满足人们的需要。但隔行扫描方法的视频仍在一些视频源中使用，不可能立马退出历史舞台。

在工程实践中，我们经常使用摄像头对数据进行采集。目前采用的大部分摄像头的输出数据都是PAL制(帕尔制)的Y/C信号(视频信号)。PAL制输出是将一帧完整的图像拆分为奇数场和偶数场，然后分时进行传输，如果把这些PAL制视频数据直接在LCD上逐行显示，会出现图像闪烁、线条锯齿等显示问题。去隔行技术即将隔行视频进行相关的填充，采用相关的算法将缺失的视频数据补充完整，把隔行视频转换成逐行视频，从而组成完整的一帧进行显示，这样得到的图像更加丰富具体。但是现有技术中的去隔行技术中硬件复杂度大、物料成本高、PCB的面积大，而且操作复杂，隔行视频在LCD上的显示质量差的问题。

发明内容

针对上述现有技术，本发明的目的在于克服现有技术中去隔行技术中硬件复杂度大、物料成本高、PCB的面积大，而且操作复杂，隔行视频在LCD上的显示质量差的问题，从而提供一种降低了硬件复杂度和物料成本，较小了PCB的面积，算法能显著提高隔行视频在LCD上的显示质量，提高了观看效果而且方便移植的基于FPGA的视频信号去隔行的系统和处理方法。

为了实现上述目的，本发明提供了一种基于FPGA的视频信号去隔行的系统，所述基于FPGA的视频信号去隔行的系统包括FPGA和分别耦接在FPGA上的以下部件：视频解码芯片、双口SRAM以及LCD模块，所述视频解码芯片接收PAL制模拟视频信号，对PAL制模拟视频信号依次进行模数转换、采集转换和场内插值处理，并将处理后的视频数据输出至FPGA；所述双口SRAM接收所述FPGA的控制信号和视频信号，以对所述视频解码芯片输入至所述FPGA的视频数据进行缓存；所述FPGA对所述视频数据和下一帧视频数据进行融合处理，并且将融合处理后的数据进行滤波处理；所述LCD模块对融合处理后的数据进行显示。

优选地，所述FPGA包括：去隔行算法模块和分别耦接在所述去隔行算法模块上的以下部件：输入数据同步模块、存储器控制模块以及输出模块，所述输出模块连接于所述LCD模块。

优选地，所述存储器控制模块被配置成连接于所述双口SRAM，以控制所述双口SRAM的读写操作。

优选地，所述去隔行算法模块被配置成组合相邻两帧的视频数据，得到新的视频数据。

优选地，所述输出模块被配置成将来自去隔行算法模块中组合得到的新的视频数据输入至所述LCD模块中，且所述输出模块生成驱动LCD模块运行的时序，所述输出模块再将所述时序输入到所述LCD模块中。

优选地，所述输入数据同步模块采用异步FIFO，且采用外部输入时钟作为FIFO的输入时钟，用FPGA内部时钟作为FIFO的输出时钟，所述输入数据同步模块输出的信号输入到所述去隔行算法模块中。

本发明还提供了一种基于FPGA的视频信号去隔行的处理方法，该方法包括：采用权利要求1-6中的所述基于FPGA的视频信号去隔行的系统对视频信号进行处理；

步骤1，将摄像头输出的PAL制模拟视频信号进行模数转换、行采集转换和场内插值，以得到帧频为50Hz的数字视频信号，将所述50Hz的数字视频信号输入至所述FPGA；

步骤2，所述双口SRAM在所述FPGA地控制下，缓存一帧视频数据；

步骤3，所述FPGA对所述步骤1输入的数字视频信号按照算法A处理得出处理数据B；

所述算法A为：利用了时域内相邻场之间图像的相关性进行线性插值；通过FPGA控制所述双口SRAM按扫描顺序读出视频数据；将读出的视频数据和输入的当前场的视频数据按公式C进行处理，同时将当前场的数据写入到双口SRAM中，作为下一场处理的前场数据，所述双口SRAM的读出地址始终比写入的地址多一位；

步骤4，所述FPGA将步骤3中得到的处理数据B输出给所述LCD模块，同时生成驱动LCD的相关的时序，所述FPGA再将所述时序输出到所述LCD模块中，从而确保所述LCD模块正常显示；