[发明专利]一种比较器及模数转化器

说明书

本发明实施例公开了一种比较器及模数转化器，该比较器由第一控制开关、第二控制开关、正反馈环、差分对管以及控制电路组成，通过控制电路控制参考电源的输入，使得差分对管对控制节点电位的进行放大，并采用控制开关控制正反馈环进行状态重置，同时通过正反馈环对比较结果进行信号锁存，从而提高比较器的输出精度和速度。

技术领域

本发明实施例涉及电路技术领域，尤其涉及一种比较器及模数转化器。

背景技术

模拟数字转化器(Analog to Digital Converter，ADC)，简称模数转化器能够将采集到的模拟信号转化为数字信号，使其在众多领域都具有重要的应用。随着科技的发展，对信号采集系统中的模数转化器的性能要求越来越高。而比较器的性能时评判模数转化器性能的重要参数。

在Sigma-delta模拟数字转换器(-ΔADC)中应用的传统比较器通常会因小的输入信号，如噪声，就会引起比较器输出结果反转。此外，传统的动态锁存比较器会由失配等因素对随机失调电压产生一定影响，使得比较器的比较信号不能稳定输出。现有技术中，通过引入迟滞解决比较器反转的问题，采用前置运放来减少对电压的影响，因而需要多个时钟相位，不同时钟宽度，驱动各个电路，从而产生多个工作状态。

然而，在-ΔADC中，比较器的引入迟滞会使得ADC的精度下降，且比较器的输出速度较慢，进一步影响输出信号的可靠性。

发明内容

本发明实施例提供一种比较器和模数转化器，该比较器以提高比较信号的比较精度，以及比较结果的输出速度为目的，实现了一种高精度、高速度的比较器。

第一方面，本发明实施例提供了一种比较器，该比较器包括：第一控制开关、第二控制开关、正反馈环、差分对管、以及控制电路；

所述第一控制开关的控制端与第一时钟信号端电连接、信号输入端与输入电源电连接、以及信号输出端与第一控制节点电连接，所述第二控制开关的控制端与所述第一时钟信号端电连接、信号输入端与所述输入电源电连接、以及信号输出端与第二控制节点电连接，所述第一控制开关和所述第二控制开关用于控制所述正反馈环进行状态重置；

所述正反馈环的控制输入端与所述输入电源电连接、第一输出端与所述第一控制节点电连接、第二输出端与所述第二控制节点电连接、以及控制输出端与第三控制节点电连接，用于对所述第一控制节点和所述第二控制节点的电位进行锁存；

所述差分对管包括第一晶体管和第二晶体管，所述第一晶体管的第一电极与所述第一控制节点电连接、第二电极与所述第三控制节点电连接，所述第一晶体管的控制端为第一比较信号输入端，所述第二晶体管的第一电极与所述第二控制节点电连接、第二电极与所述第三控制节点电连接，所述第二晶体管的控制端为第二比较信号输入端；

所述控制电路的输入端与参考电源电连接、输出端与第三控制节点电连接，用于控制所述参考电源向所述第三控制节点输入参考电压；

相应的，所述第一控制节点作为所述比较器的第一输出端、所述第二控制节点作为所述比较器的第二输出端。

第二方面，本发明实施例提供了一种模数转化器，该模数转化器包括本发明实施例提供的比较器。

本发明实施例提供了一种比较器及模数转化器，该比较器由第一控制开关、第二控制开关、正反馈环、差分对管以及控制电路组成，通过控制电路控制参考电源的输入，使得差分对管对控制节点电位的进行放大并采用控制开关控制正反馈环进行状态重置，同时通过正反馈环对比较结果进行信号锁存，从而提高比较器的输出精度和速度。

附图说明

图1是本发明实施例一提供的一种比较器的电路图；

图2A是本发明实施例二提供的一种比较器的电路图；

图2B是本发明实施例二提供的一种具有信号锁存功能的比较器电路图；