[发明专利]一种多通道数据采集同步系统及方法

权利要求书

1.一种多通道数据采集同步系统，其特征在于：所述多通道数据采集同步系统包括GPS授时模块、ARM底板、信息采样板和计算机，所述GPS授时模块与ARM底板连接，所述ARM底板与信息采样板连接，所述信息采样板与计算机连接，所述GPS授时模块接收GPS卫星信号并发送GPS绝对时间的串口数据和秒脉冲信号给所述ARM底板，所述ARM底板接收GPS授时模块发送的串口信息和秒脉冲信号，并将串口信息和秒脉冲信号发送给信息采样板，所述信息采样板有多个，这些信息采样板共用一个ARM底板，所述GPS授时模块发出的GPS的秒脉冲信号和串口信号在ARM底板上进行多路拆分后发送给每个信息采样板，每个信息采样板相互隔离，所述信息采样板解析GPS授时数据、记录解析GPS授时数据的时间并同时采集电路波形数据，每一信息采样板均检测其接收的电路波形数据中是否有过电压数据，这些信息采集板在其中至少一个信息采样板检测到有过电压数据时同时向计算机发送电路波形数据和时间数据，所述计算机接收、存储和读取网络接口传送的数据并绘制波形曲线图；

所述信息采样板设有串口、FPGA处理器、采样电路、存储单元、网络接口、独立电源,所述FPGA处理器分别与串口、采样电路、存储单元、网络接口和独立电源连接，所述独立电源与ARM底板连接，所述独立电源提供信息采样板的运行电力，所述FPGA处理器进行数据和信号的接收与处理，所述串口接收ARM底板发送的GPS串口信息，并将GPS串口信息发送给FPGA处理器，GPS秒脉冲信号通过所述ARM底板进行多路拆分后被发送至所述FPGA处理器，所述FPGA处理器接收GPS串口信息和秒脉冲信号进行GPS绝对时间授时，所述FPGA处理器内设临时计时时钟和自守时计时时钟两个时钟，其中临时计时时钟记录所述FPGA处理器接收GPS串口信息到信息解析成功的时间数据，所述自守时计时时钟记录自守时时间数据，所述采样电路采集电路波形数据，所述FPGA处理器将电路波形数据与GPS绝对时间数据以及自守时时间数据一同保存至存储单元。

2.如权利要求1所述的多通道数据采集同步系统，其特征在于：所述存储单元包括第一存储单元和第二存储单元，所述第一存储单元临时保存电路波形数据、GPS绝对时间数据和自守时计时数据，当所述FPGA处理器检测到所述第一存储单元中存储有过电压数据时，所述FPGA处理器从所述第一存储单元中抓取电路波形数据、GPS绝对时间授时和自守时计时数据，并将电路波形数据、GPS绝对时间数据和自守时计时数据通过网络接口传送至计算机中，所述网络接口与计算机的连接不畅或传送失败时，所述FPGA处理器将电路波形数据、GPS绝对时间数据和自守时计时数据传送至第二存储单元中存储，待网络接口与计算机的连接网络成功后，所述FPGA处理器再从第二存储单元中将数据经网络接口传送给计算机。

3.如权利要求2所述的多通道数据采集同步系统，其特征在于：所述第一存储单元是DDR缓存单元，所述第二存储单元是TF存储单元。

4.如权利要求2所述的多通道数据采集同步系统，其特征在于：所述GPS授时模块会在正秒输出一个整秒脉冲PPS，整秒脉冲的同步精度可达100ns。