[发明专利]半导体器件

说明书

本公开涉及一种半导体器件，其中，当输出高幅度的信号时，可以施加超过耐受电压的漏极‑源极电压。根据本发明的半导体器件包括电平位移电路，其根据低幅度逻辑信号的输入来输出高幅度。电平位移电路包括串联耦合电路、耦合至第一电源的第一栅极控制电路、耦合至电位高于第一电源的电位的第二电源的第二栅极控制电路以及布置在第一栅极控制电路与串联耦合电路之间的电位转换电路。电位转换电路向串联耦合电路的N沟道MOS晶体管的栅极提供第一电平电位，其低于第一电源的电位且高于参考电源的电位。

相关申请的交叉参考

2016年3月22日提交的日本专利申请第2016-057403号的包括说明书、附图和摘要的公开结合于此作为公开以引用的方式全文引入本申请。

技术领域

本发明涉及一种半导体器件，并且可应用于例如包括电平位移电路的半导体器件。

背景技术

电平位移电路将利用不同电源电压操作的每个电路中的信号幅度转换为对应于每个电源电压的幅度。例如，在小型化半导体集成电路中，从降低电路的功耗和元件的可靠性的观点来看，采用低压系统的电源电压。另一方面，在向/从外部电路输出/输入信号的输入/输出电路中，采用传统的电源电压(高压系统的电源电压)。因此，电平位移电路需要将集成电路内的低压系统的电源电路中的信号电平转换为高压系统的电源电路中的信号电平。日本未审查专利申请公开第Hei 8(1996)-148988号(专利文献1)公开了一种技术，其中，基本上，负载元件、一个导电类型的MOS晶体管(其栅极偏置约为高压的一半)、相反导电类型的MOS晶体管(约为高压的一半的类似栅极偏置)和相反导电类型的MOS晶体管(其栅极提供有低幅度的逻辑输入)以这种顺序串联耦合在高压和GND之间，并且施加给每个MOS晶体管的栅极层的电压均减小。

发明内容

当如日本未审查专利申请公开第Hei 8(1996)-148988号不采用具有高耐受电压结构的晶体管(采用具有低耐受电压结构的晶体管)输出高幅度信号(高电压(VPP))时，超过低幅度的信号(低电压(VDD))的漏极-源极电压(Vds)可以被施加至晶体管。

本发明的其他问题和新特征将从本说明书的描述和附图中变得清楚。

以下简要地说明本公开的典型实施例的概况。

即，一种半导体器件包括电平位移电路，其根据低幅度逻辑信号的输入输出高幅度信号。电平位移电路包括串联耦合电路、耦合至第一电源的第一栅极控制电路、耦合至电位高于第一电源的电位的第二电源的第二栅极控制电路、以及布置在第一栅极控制电路与串联耦合电路之间的电位转换电路。电位转换电路向串联耦合电路的N沟道MOS晶体管的栅极提供第一电平电位，该第一电平电位低于第一电源的电位且高于参考电源的电位。

根据上述半导体器件，可以降低晶体管的漏极-源极电压。

附图说明

图1是示出根据比较示例的电平位移电路的电路图；

图2是示出栅极控制电路的电路图；

图3是示出中间电位生成电路的电路图；

图4是示出根据实施例1的电平位移电路的电路图；

图5是示出根据实施例1的半导体器件的块状图；

图6是示出根据实施例2的电平位移电路的电路图；

图7是示出根据实施例2的信息设备的框图；

图8是示出根据实施例3的电平位移电路的电路图；

图9是示出根据实施例4的电平位移电路的电路图；以及

图10是示出根据实施例5的电平位移电路的电路图。

具体实施方式