[发明专利]基于低功耗数字电路的信号处理装置

权利要求书

1.一种基于低功耗数字电路的信号处理装置，其特征在于，包括移位寄存器；移位寄存器包括N个触发器；还包括：

计数器电路，用于向数据输入选择电路和数据输出选择电路输出时钟节拍计数值；时钟节拍计数值的初始值为0，每输入一个输入数据至滤波器，时钟节拍计数值加1；当输入完第N个输入数据后，时钟节拍计数值清零重新开始累加；

数据输入选择电路，接收滤波器的输入数据，并读取计数器电路所输出的时钟节拍计数值，根据时钟节拍计数值的变化，由第一触发器开始，依次选择移位寄存器中的触发器，并根据输入数据，刷新被选中的触发器中所储存的数据值；直至刷新第N触发器中的数据后，在下一个时钟节拍，重新选中第一触发器，并刷新其中的数据。

2.如权利要求1所述的基于低功耗数字电路的信号处理装置，其特征在于：还包括数据输出选择电路，接收移位寄存器的并行输出数据；根据计数器电路所输出的时钟节拍计数值，确定输出数据中待搬移数据的个数；将移位寄存器中的第一触发器中的数据搬移至移位寄存器并行输出的最后一个数据之后，以此类推，直至将待搬移数据搬移完成。

3.如权利要求2所述的基于低功耗数字电路的信号处理装置，其特征在于：还包括乘法器和累加器；

所述乘法器包括N+1个乘法单元；滤波器输入数据输入至第一乘法单元，与第一滤波器系数进行乘积运算；数据输出选择电路的输出数据，依次对应输入至第二乘法单元至第N+1乘法单元，并依次分别与第二滤波器系数至第N+1滤波器系数进行乘积运算；N+1个乘法单元的乘积运算的结果输入所述累加器进行数据累加之后输出。