[发明专利]数－模转换器

说明书

本发明提供一种数－模转换器，包括缓冲电路、电流开关电路以及加权电流产生电路。缓冲电路接收具备N二进制位数的数字信号与时脉信号并据以输出N个开关控制信号。电流开关电路具有N个开关而依据开关控制信号以导通或断开。加权电流产生电路具有M个电流源阵列，各电流源阵列输出K个输出电流。各电流源阵列的每一个输出电流的电流值分别由低至高以二进制加权式递增，且第m个电流源阵列的最小输出电流为第m‑1个电流源阵列的最大输出电流的2倍，N为M乘以K，且1<m≦M。数－模转换器的输出为M个电流源阵列所输出的输出电流的加总电流值。

技术领域

本发明涉及一种数－模转换技术，且特别是涉及一种电流式数－模转换器。

背景技术

现今数－模转换器(Digital to Analog Converter，DAC)已经非常广泛地应用在电子装置的数据转换上，其主要是将数字信号转换为对应的模拟信号，并提供至电子装置来进行相关应用。其中，电流式数－模转换器(Current DAC)为一种现今常见的高速数－模转换器，由于其不需额外的放大器作为辅助而可直接对负载进行驱动，因此成为高解析度、高速的数－模转换器常采用的最佳架构之一。

现今在数－模转换器的性能指标上，可分为静态和动态两方面。在静态特性方面，主要就是累积非线性误差(Integral nonlinearity error，INL)以及差动非线性误差(Differential nonlinearity error，DNL)。这两项指标的大小是被电流源的匹配所决定。当进行转换的二进制位数越大时，通常其单位电流源晶体管所需的数量就会越多，所占的面积就会越大，才能达到较好的累积非线性误差与差动非线性误差。因此，对于一般的N二进制位数－模转换器而言，总共需要2^N个单位电流源晶体管，所以总电流源的面积会随着二进制位数增加而快速增大。

另外，在动态特性方面，主要的性能指标就是无杂散动态范围(Spurious FreeDynamic Range，SFDR)和速度。累积非线性误差和无杂散动态范围都与单位电流源晶体管的输出阻抗有关，当二进制位数越大时，电流源晶体管的数目越多，其所需单位电流源晶体管的输出阻抗就会变得越大，进而无法应用于低供应电压的系统中。

发明内容

有鉴于此，本发明提供一种电流式数－模转换器，可采用多个参考电流源的架构来代替传统设计中的单一参考电流源，藉此实现一个功率低、面积小且输出阻抗低的电流式数－模转换器。

本发明的数－模转换器，适用于对具备N二进制位数的数字信号进行数－模转换，N为合数，包括：缓冲电路、电流开关电路以及加权电流产生电路。缓冲电路接收数字信号与时脉信号，并以时脉信号作为时间基准，反应于数字信号而输出N个开关控制信号。电流开关电路具有N个开关，各开关依据对应的开关控制信号以导通或断开。加权电流产生电路具有M个电流源阵列，各电流源阵列输出K个输出电流。各电流源阵列的每一个输出电流的电流值分别由低至高以二进制加权式递增，且第m个电流源阵列的最小输出电流为第m-1个电流源阵列的最大输出电流的2倍。其中N为M乘以K，M、K及m为大于1的正整数，且1&lt;m≦M。其中数－模转换器的输出为M个电流源阵列通过N个开关所输出的输出电流的加总电流值。

基于上述，本发明的数－模转换器可将传统设计中的单一的电流源阵列分成独立的多个，并且通过多个参考电流源来分别产生多个独立的参考电流提供至对应的电流源阵列。藉此，可减少各个电流源阵列所需的电流源晶体管的数量与面积。同时，也可降低单位电流源晶体管的输出阻抗，以实现功率低且性能更佳的数－模转换器。

为让本发明的上述特征和优点能更明显易懂，下文特举实施例，并配合所示附图作详细说明如下。

附图说明

图1示出本发明一实施例的数－模转换器的示意图；

图2示出本发明一实施例的电流开关电路与加权电流产生电路的示意图；