[发明专利]一种防止单粒子翻转误动作的开入跳闸方法及系统

说明书

技术领域

本发明属于电力系统领域，特别涉及一种防止单粒子翻转误动作的开入跳闸方法及系统。

背景技术

随着半导体技术的迅猛发展，器件的特征尺寸越来越小，工作电压越来越小，相应地，临界负荷越来越小，单粒子翻转效应越容易发生。单粒子翻转效应主要发生在数字电路中，如FPGA、SRAM、DRAM和CPU内的各类寄存器、存储器等，使存储的信息发生改变，导致程序出错。

为了解决上述问题，采用出口跳闸的方式，如图2所示的单粒子翻转的开入跳闸装置，该装置配置有一块电源插件、一块开入插件、一块CPU插件、一块人机接口插件、一块跳闸插件和一块信号插件。电源插件负责为装置提供电源。人机接口插件负责人机接口功能和对外通信功能。CPU插件除了完成相关自检功能和报告处理功能外，如图1所示，当CPU模块读取从设备本体来的输入量，且未读取到失电告警时，经过一定的延时时间，直接出口跳闸，防止对系统造成损坏。但是这种对单粒子翻转的判断方式存在一定的缺陷，因为当存放开入信息的内存器的信息发生改变，也会导致误出口跳闸，降低了出口跳闸的可靠性，并影响系统的运行。

发明内容

本发明的目的在于提供一种防止单粒子翻转误动作的开入跳闸方法，用于解决现有技术中由于单粒子翻转误动作造成跳闸可靠性低的问题；本发明还提供了一种防止单粒子翻转误动作的开入跳闸系统，用于实现防止单粒子翻转误动作的开入跳闸方法，解决了现有技术中由于单粒子翻转误动作造成跳闸可靠性低的问题。

为实现上述目的，本发明的技术方案是：

一种防止单粒子翻转误动作的开入跳闸方法，通过两个微处理器模块同时读取设备发送的开入量，每个微处理器模块分别经过统一设定的延时时间均出口时，输出跳闸信号或将至少两个微处理器模块分别经过统一设定的延时时间均输出的出口信号同时输入到不小于3的奇数个与门逻辑内，经过与门逻辑处理后，将处理后的结果经过表决判断输出跳闸信号到跳闸模块。

本发明还提供了一种防止单粒子翻转误动作的开入跳闸系统，包括电源模块、跳闸模块、开入模块、信号模块、人机接口模块及至少2个微处理器模块，所述电源模块与跳闸模块、开入模块、信号模块、人机接口模块供电连接，所述人机接口模块分别与两个微处理器模块连接，所述开入模块分别与两个微处理器模块连接，所述人机接口模块用于人机交互与对外通信，所述CPU模块用于读取设备发送的开入量，所述开入模块用于向微处理器模块发送开入量，所述至少两个微处理器模块分别经过统一设定的延时时间均输出出口信号时，输出跳闸信号到跳闸模块；或将至少两个微处理器模块分别经过统一设定的延时时间均输出的出口信号同时输入到不小于3的奇数个与门逻辑内，经过与门逻辑处理后，将处理后的结果经过表决判断输出跳闸信号到跳闸模块。

进一步地，所述微处理器模块为CPU。

本发明的有益效果是：

本发明提供了一种防止单粒子翻转误动作的开入跳闸方法，把从设备本体来的开入量同时引入到两个CPU模块，当两个CPU模块读取到从设备本体来的开入量，且失电告警开入量没有来时，经过一定的延时后，两个CPU模块均出口；输出出口跳闸模块，允许跳开关；或将至少两个微处理器模块分别经过统一设定的延时时间均输出的出口信号同时输入到不小于3的奇数个与门逻辑内，经过与门逻辑处理后，将处理后的结果经过表决判断输出跳闸信号到跳闸模块，出口跳闸。避免了当一个CPU模块中存放入信息的内存器的的信息发生改变，造成单粒子翻转误动作导致出口误跳闸的问题，提高了出口跳闸的可靠性。

本发明的防止单粒子翻转误动作的开入跳闸系统，包括电源、跳闸模块、开入模块、信号模块、人机接口模块及2个CPU模块，与现有技术相比，仅仅增加了一个CPU模块，并没有增加新的工作量，该系统简单可行，便于大范围的使用；通过两个微处理器模块同时读取设备发送的开入量，每个微处理器模块分别经过统一设定的延时时间均出口时，输出跳闸信号或将至少两个微处理器模块分别经过统一设定的延时时间均输出的出口信号同时输入到不小于3的奇数个与门逻辑内，经过与门逻辑处理后，将处理后的结果经过表决判断输出跳闸信号到跳闸模块，提高了出口跳闸的可靠性。

附图说明

图1为现有技术中开入跳闸回路示意图；

图2为现有技术中开入跳闸单CPU回路硬件设计示意图；

图3为本发明的开入跳闸回路示意图；

图4为本发明的开入跳闸双CPU回路硬件设计示意图；

图5为本发明的另一种开入跳闸回路示意图。

具体实施方式