[发明专利]一种正负输出电压抑制电路及方法

权利要求书

1.一种正负输出电压抑制电路，其特征在于：由正端电压基准源、正端采样反馈、正端电压比较电路、PMOSFET管、负端电压基准源、负端采样反馈、负端电压比较电路、NMOSFET管组成；

正端电压基准源由第一电阻R1、第一电压基准IC1、第一电容C1组成；其中，第一电阻R1的一端与输入正电源+Vin相连，另一端与第一比较器IC2的反相输入脚（2）相连；第一电压基准IC1一端与第一比较器IC2的反相输入脚（2）相连，另一端与公共地COM相连；第一电容C1一端与第一比较器IC2的反相输入脚（2）相连，另一端与公共地COM相连；

正端采样反馈由第四电阻R4、第五电阻R5组成；其中，第四电阻R4的一端与正端电压设定值+Vout相连，另一端与第一比较器IC2的同相输入脚（3）相连；第五电阻R5的一端与第一比较器IC2的同相输入脚（3）相连，另一端与公共地COM相连；

正端电压比较电路由第二电阻R2、第三电阻R3、第一比较器IC2组成；其中，第二电阻R2的一端与输入正电源+Vin相连，另一端与PMOSFET管T1的栅级G1相连；第三电阻R3的一端与PMOSFET管T1的栅级G1相连，另一端与第一比较器IC2的输出脚（6）相连；第一比较器IC2脚（7）与输入正电源+Vin相连，第一比较器IC2脚（4）与公共地COM相连；

PMOSFET管由第二电容C2、P沟道场效应管T1组成；其中，第二电容C2一端与PMOSFET管T1的栅级G1相连，另一端与正端电压设定值+Vout相连；PMOSFET管T1的源级S1与输入正电源+Vin相连, PMOSFET管T1的漏级D1与正端电压设定值+Vout相连；

负端电压基准源由第六电阻R6、第二电压基准IC3、第三电容C3组成；其中，第六电阻R6的一端与输入负电源-Vin相连，另一端与第二比较器IC4的反相输入脚（2）相连；第二电压基准IC3的一端与第二比较器IC4的反相输入脚（2）相连，另一端与公共地COM相连；第三电容C3的一端与第二比较器IC4的反相输入脚（2）相连，另一端与公共地COM相连；

负端采样反馈由第九电阻R9、第十电阻R10组成；其中，第九电阻R9的一端与公共地COM相连，另一端与第二比较器IC4的同相输入脚（3）相连；第十电阻R10的一端与第二比较器IC4的同相输入脚（3）相连，另一端与负端电压设定值-Vout相连；

负端电压比较电路由第七电阻R7、第八电阻R8、第二比较器IC4组成；其中，第七电阻R7的一端与第二比较器IC4的输出脚（6）相连，另一端与NMOSFET管T2的栅级G2相连；第八电阻R8的一端与输入负电源-Vin相连，另一端与NMOSFET管T2的栅级G2相连；第二比较器IC4脚（7）与公共地COM相连，第二比较器IC4脚（4）与输入负电源-Vin相连；

NMOSFET管由第四电容C4、N沟道场效应管T2组成；其中，第四电容C4的一端与NMOSFET管T2的栅级G2相连，另一端与负端电压设定值-Vout相连；NMOSFET管T2的源级S2与输入负电源-Vin相连, NMOSFET管T2的漏级D2与负端电压设定值-Vout相连。

2.如权利要求1所述的一种正负输出电压抑制电路，其特征在于：P沟道场效应管T1替代由第二电容C2和P沟道场效应管T1组成的PMOSFE管；N沟道场效应管T2替代由第四电容C4、N沟道场效应管T2组成的NMOSFET管。

3.如权利要求1所述的一种正负输出电压抑制电路，其特征在于：正电压基准源由第一电阻R1、第一电压基准IC1提供，负电压基准源由第六电阻R6、第二电压基准IC3提供。

4.如权利要求1所述的一种正负输出电压抑制电路，其特征在于：IC1、IC3用稳压管替代。

5.采用如权利要求1-4任一项所述电路进行正负输出电压抑制的方法，其特征在于：具体包括以下步骤：

A.正电源由+Vin端输入，经过PMOSFET管T1到正输出电压端+Vout，然后通过控制PMOSFET管T1的栅源电压，使其工作在非饱和区、截止区或饱和区的开关转换状态，通过PMOSFET管T1的开关损耗将过压能量转换成热能耗散，进而将输入正电源的电压抑制在设定值范围以内，不超过正端后级电路工作电压的最大值+Vout；

B.负电源由-Vin端输入，经过NMOSFET管T2到负输出电压端-Vout，通过控制NMOSFET管T2的栅源电压，使其工作在非饱和区、截止区或饱和区的开关转换状态，通过NMOSFET管T2的开关损耗将过压能量转换成热能耗散，进而将输入负电源的电压抑制在设定值范围以内，不超过负端后级电路工作电压的最大值-Vout。