[发明专利]一种基于FPGA的高效数据缓冲方法

权利要求书

1.一种基于FPGA的高效数据缓冲方法，其特征在于，包括如下步骤：

A、对输入数据进行帧格式检测，具体包括帧头有效性检测、帧尾有效性检测和帧格式校验；

B、当帧头、帧尾检测有效时，将输入数据存储至第一存储单元；同时，记录存储帧头地址，并将帧头地址写入第二存储单元；

C、CPU获取第二存储单元存储的所有帧头地址，选择帧头地址，读取第一存储单元存储的所选帧头地址对应的数据。

2.根据权利要求1所述的基于FPGA的高效数据缓冲方法，其特征在于，所述步骤C还包括CPU获取第二存储单元状态数据，所述第二存储单元状态数据包括第二存储单元的空、满信号以及存储的帧头地址个数。

3.根据权利要求1所述的基于FPGA的高效数据缓冲方法，其特征在于，所述步骤B中当帧头、帧尾检测有效时，将输入数据存储至第一存储单元包括对于每一帧数据，当帧头检测有效时，开始将输入数据存储至第一存储单元，直至检测到帧尾检测有效时，结束存储。

4.根据权利要求1所述的基于FPGA的高效数据缓冲方法，其特征在于，所述步骤B中记录存储帧头地址，并将帧头地址写入第二存储单元包括对于每一帧数据，当帧头检测有效时，记录当前存储帧头地址，当帧尾检测有效时，将帧头地址写入第二存储单元。

5.根据权利要求1所述的基于FPGA的高效数据缓冲方法，其特征在于，所述步骤B还包括对于相邻两帧数据，丢弃前一帧帧尾与下一帧帧头之间的数据。

6.根据权利要求1所述的基于FPGA的高效数据缓冲方法，其特征在于，所述第一存储单元采用RAM。

7.根据权利要求1所述的基于FPGA的高效数据缓冲方法，其特征在于，所述第二存储单元采用FIFO存储器。