[发明专利]编码及解码多层级通信架构的信号线的设备及方法

说明书

本文中揭示用于多层级通信架构的设备及方法。一种实例性设备可包含经配置以将多个位流转换成多个多层级信号的驱动器电路。所述多个位流的计数大于所述多个多层级信号的计数。所述驱动器电路进一步经配置以使用个别驱动器将所述多个多层级信号驱动到多个信号线上。所述个别驱动器中的一个驱动器经配置以驱动多于两个电压。

背景技术

对使计算系统更强大且更具功率高效性的追求已经带来在不增加且理想情形是减少能量消耗的情况下改进吞吐量的接口通信的进步。通常，随着时钟速度增加，期望增加接口总线上的数据转变时间以与较快时钟速度相匹配。未来双倍数据速率(DDR)动态随机存取存储器(DRAM)效能目标将很快超过DRAM晶体管开关能力。一些系统已实施数据编码及专用多层级(例如，多于两个层级)总线架构来增加经由接口总线达成的吞吐量。然而，这些专用架构会增加成本及复杂性且需要额外输入/输出(I/O)引脚。

发明内容

本文中揭示用于多层级通信架构的设备及方法，举例来说，用于编码及解码多层级通信架构的信号线的设备及方法。在一个方面中，一种设备可包含经配置以将多个位流转换成多个多层级信号的驱动器电路。所述多个位流的计数大于所述多个多层级信号的计数。所述驱动器电路进一步经配置以使用个别驱动器将所述多个多层级信号驱动到多个信号线上。所述个别驱动器中的驱动器经配置以驱动多于两个电压。

在另一态样中，一种设备可包含接收器与解码器电路，所述接收器与解码器电路经配置以接收多个多层级信号并解码所述多个多层级信号以恢复多个位流，其中所述多个位流的计数大于所述多个多层级信号的计数。所述接收器与解码器电路经配置以使用参考电压来确定所述多个多层级信号中的每一者的信号层级并基于所述所确定多层级信号层级而解码所述多个多层级信号。

在另一态样中，一种方法可包含在第一装置处将多个位流转换成多个多层级信号，其中所述多个位流的计数大于所述多层级信号的计数，且进一步包含经由个别驱动器将所述多个多层级信号驱动到I/O总线的相应信号线上以到达第二装置，其中所述多个多层级信号具有多于两个信号层级。

在另一态样中，一种方法可包含在主机处确定从存储器接收到的多个多层级信号中的每一者的电压电平，且进一步包含基于所述所确定电压电平而解码所述多个多层级信号以恢复多个位流。

附图说明

图1是根据本发明的实施例的设备的框图。

图2是根据本发明的实施例的用于包含一对信号线的多层级通信架构的设备的框图。

图3A到3D是根据本发明的实施例用于编码多层级信号的逻辑电路的示意图。

图4A到4C是根据本发明的实施例用于解码多层级信号的逻辑电路的示意图。

图5是根据本发明的实施例用于在两个信号线上编码三个位流的编码映图，所述信号线经配置以使用多层级通信架构来驱动。

图6是根据本发明的实施例用于多层级通信架构的驱动器的示意图。

图7A到7C是根据本发明的实施例的驱动器电路的示范性输出的示意图。

图8是根据本发明的实施例用于多层级通信架构的一个七分支驱动器电路的示意图。

图9是根据本发明的实施例用于多层级通信架构的设备的框图。

图10是根据本发明的实施例用于多层级通信架构的设备的框图。

图11是根据本发明的实施例用于多层级通信架构的一个七分支驱动器电路的示意图。

图12是根据本发明的实施例的具有数据总线反相系统的多层级通信架构的框图。

图13A及13B是根据本发明的实施例的编码映图及用于实施脉冲振幅调制的多层级通信信号架构的一个七分支驱动器电路的示意图。