[发明专利]功率门控器件及方法

权利要求书

1.一种器件，包括：

第一电源轨；

第二电源轨，其中所述第二电源轨的第二电压是从所述第一电源轨的第一电压导出的；

包括连接在所述第一电源轨与所述第二电源轨之间的开关器件的功率门控电路，所述功率门控电路进一步包括在所述第一电源轨与所述第二电源轨之间与所述开关器件并联连接的钳位二极管；以及

包括第一反相器和第二反相器的逻辑电路，所述第一反相器包括所述第一反相器的第一晶体管并且所述第二反相器包括所述第二反相器的第一晶体管，其中所述第一反相器的所述第一晶体管的源极/漏极端直接耦合至所述第一电源轨，并且其中所述第二反相器的所述第一晶体管的源极/漏极端直接耦合至所述第二电源轨。

2.如权利要求1所述的器件，其特征在于，进一步包括：

所述第一反相器的第二晶体管；

所述第二反相器的第二晶体管；

第一接地轨；以及

第二接地轨，其中所述第二接地轨的第四电压是从所述第一接地轨的第三电压导出的；

其中所述第一反相器的所述第二晶体管的源极/漏极端直接耦合至所述第二接地轨，并且

其中所述第二反相器的所述第二晶体管的源极/漏极端直接耦合至所述第一接地轨。

3.如权利要求2所述的器件，其特征在于，进一步包括包含连接在所述第一接地轨与所述第二接地轨之间的第二开关器件的第二功率门控电路，所述第二功率门控电路进一步包括在所述第一接地轨与所述第二接地轨之间与所述第二开关器件并联连接的第二钳位二极管。

4.如权利要求3所述的器件，其特征在于，所述第二开关器件包括n型金属氧化物半导体(NMOS)晶体管。

5.如权利要求2所述的器件，其特征在于，所述第三电压对应于接地，并且所述第四电压大于所述第三电压。

6.如权利要求1所述的器件，其特征在于，所述逻辑电路包括单元地址解码器。

7.如权利要求6所述的器件，其特征在于，所述单元地址解码器包括单元行解码器、单元列解码器、或两者。

8.如权利要求1所述的器件，其特征在于，当所述开关器件打开时，所述钳位二极管被配置成将所述第二电源轨处的电压钳位至所述第二电压，其中所述第二电压对应于所述第一电压减去所述钳位二极管的阈值电压。

9.如权利要求8所述的器件，其特征在于，当所述开关器件闭合时，所述第二电压对应于所述第一电压。

10.如权利要求1所述的器件，其特征在于，所述第二反相器的所述第一晶体管是p型金属氧化物半导体(PMOS)晶体管，所述第一反相器的所述第一晶体管是n型金属氧化物半导体(NMOS)晶体管，或两者。

11.如权利要求1所述的器件，其特征在于，所述开关器件包括p型金属氧化物半导体(PMOS)晶体管。

12.一种解码器器件，包括：

单元地址解码器；以及

包括连接在所述单元地址解码器与电压源之间的开关器件的功率门控电路，所述功率门控电路进一步包括在所述单元地址解码器与所述电压源之间与所述开关器件并联连接的钳位二极管。

13.如权利要求12所述的解码器器件，其特征在于，所述单元地址解码器包括单元行解码器、单元列解码器、或两者。

14.如权利要求12所述的解码器器件，其特征在于，所述单元地址解码器包括地址解码器电路和驱动器电路，并且其中所述功率门控电路耦合至所述地址解码器电路以及耦合至所述驱动器电路。