[发明专利]频移键控解码的方法及解码器

说明书

一种FSK解码的方法包括从接收到的经FSK编码的信号（FSK信号）（101）和系统时钟（Sys_clk）生成脉冲波形（R’边沿）。从R’边沿和Sys_clk由时钟生成器（115）生成时钟，包括制定FSK信号的逻辑“0”电平的第一时钟和第二时钟，以及制定FSK信号的逻辑“1”电平的第三时钟和第四时钟。从这些时钟由包络生成器（120）生成至少四个频率包络，包括逻辑“0”包络、逻辑“1”包络、低于逻辑“0”包络的下频率包络，以及高于逻辑“1”包络的上频率包络。R’边沿通过比较器（125）与这四个包络进行比较，并且如果R’边沿重叠逻辑“0”包络则产生的经解码的输出（130）是逻辑“0”，如果R’边沿重叠逻辑“1”包络则产生的经解码的输出（130）是逻辑“1”，以及如果R’边沿不重叠逻辑“0”或逻辑“1”包络则产生的经解码的输出（130）是之前输出状态。

技术领域

所公开的实施例涉及频移键控（FSK）编码。

背景技术

FSK是频率调制方法，其中通过载波的离散频率改变来传输数字信息。最简单的FSK方法是二进制FSK（BFSK）。BFSK使用一对离散频率来传输二进制（多个O和多个1）信息。利用该方法，“1”总地称为标志频率，并且“0”总地称为空间频率。

存在已知用于FSK解码和经FSK编码的信号的各种已知技术。最常用的FSK/音调解码技术在模拟域中使用锁相环（PLL）或专用音调解码器，在数字域中使用VHSIC硬件描述语言（VHDL）中的窗口比较，或者使用用于低频应用的基于数字逻辑的简单解码器。

当各个频率宽广地间隔开（例如（可寻址远程传感器高速公路协议（HART）1200Hz（8.3ms）-2200Hz（4.5ms）））并且波特率低时，FSK解码总体是相对容易的。但是当各个频率紧密放置时并且当波特率高时，FSK解码器设计变得复杂，对于其中噪声边限在接收到的信号上较高的通信应用而言尤其如此。

存在通常使用的专用音调解码器设备，所述专用音调解码器设备可以一般地利用以上提及的约束来对经FSK调制的信号进行解码。然而，这些专用音调解码器设备增加了设计的成本和复杂性，包括调谐到特定频率、对组件的老化敏感、温度相关的变化。这些专用音调解码器设备本质上是通用的，并且对用于音调的频率变化和锁定时间的特定要求典型地不能被更改/定制超过某个水平。

发明内容

提供本发明内容来以简化形式引入所公开的概念的简要选择，所公开的概念下面在包括所提供的附图的具体实施方式中被进一步描述。本发明内容不意图限制所要求保护的主题的范围。

所公开的实施例包括在数字域中使用包络比较的频移键控（FSK）解码，其提供用于基于FSK的通信信道的快速且精确解码的成本有效方法。这样的实施例解决了对数字域中精确却成本有效FSK解码方法的需要，并且针对困难（例如，有噪声）环境（诸如一般存在于过程解决方案（例如工业厂房）中）为FSK通信应用提供可靠性能。

所公开的实施例包括FSK解码的方法，其包括：从接收到的经FSK编码的信号（FSK）信号和系统时钟（Sys_clk）生成脉冲波形（R’边沿）；以及从R’边沿和Sys_clk生成多个时钟，包括制定用于FSK信号的逻辑“0”电平的频率的第一时钟和第二时钟，以及制定用于FSK信号的逻辑“1”电平的频率的第三时钟和第四时钟。从多个时钟生成至少四个频率包络，包括逻辑“0”包络、逻辑“1”包络、低于逻辑“0”包络的下频率包络，以及高于逻辑“1”包络的上频率包络。R’边沿与这四个包络进行比较，并且如果R’边沿重叠逻辑“0”包络则产生的经解码的输出是逻辑“0”，如果R’边沿重叠逻辑“1”包络则产生的经解码的输出是逻辑“1”，以及如果R’边沿不重叠逻辑“0”或逻辑“1”包络则产生的经解码的输出是之前输出状态。

附图说明

图1是根据示例实施例的用于在数字域中使用包络比较的示例FSK解码器的框图。