[发明专利]忆阻乘法器件、用于复数乘法累加运算的方法及忆阻阵列

权利要求书

1.一种忆阻乘法器件，包括：

包括第一忆阻单元和第二忆阻单元的至少两个忆阻单元，每个忆阻单元包括：

忆阻元件，其用于存储复数权重值的一个分量；

耦合至所述忆阻元件的实数输入乘法器，其用于将所述忆阻元件的输出信号与输入信号的实数分量相乘，所述忆阻元件的所述输出信号表示所述复数权重值的所述一个分量；以及

耦合至所述忆阻元件的虚数输入乘法器，其用于将所述忆阻元件的所述输出信号与所述输入信号的虚数分量相乘，

其中，第一忆阻单元中的第一忆阻元件用于指示所述复数权重值的实数分量，所述第一忆阻元件的输出信号是指示所述复数权重值的所述实数分量的电流；以及

其中，第二忆阻单元中的第二忆阻元件用于指示所述复数权重值的虚数分量，所述第二忆阻元件的输出信号是指示所述复数权重值的所述虚数分量的电流。

2.根据权利要求1所述的器件，其中，每个忆阻单元包括多输出电流镜，其用于将所述忆阻元件的输出复制到所述实数输入乘法器和所述虚数输入乘法器两者。

3.根据权利要求1所述的器件，其中，乘法器包括多输出电流镜。

4.根据权利要求3所述的器件，其中，所述多输出电流镜促进所述忆阻元件的所述输出信号的缩放版本的生成。

5.一种用于执行复数乘法累加运算的方法，包括：

将表示输入信号的实数分量的第一电压和表示所述输入信号的虚数分量的第二电压分别施加至第一忆阻单元的第一实数输入乘法器和第一虚数输入乘法器；

将所述第一电压和所述第二电压分别施加至第二忆阻单元的第二实数输入乘法器和第二虚数输入乘法器；

将表示复数权重输入的实数分量的电流施加至所述第一忆阻单元的所述第一实数输入乘法器和所述第一虚数输入乘法器；

将表示复数权重输入的虚数分量的电流施加至所述第二忆阻单元的所述第二实数输入乘法器和所述第二虚数输入乘法器；

对包括实数分量的乘法器的输出求和；以及

对包括虚数分量的乘法器的输出求和，其中，求和表示复数输入与复数权重值的乘法累加运算。

6.根据权利要求5所述的方法，其中，所述第一电压和所述第二电压表示复数输入向量的复数输入值，每个复数输入值被传递至不同的乘法器件。

7.根据权利要求5所述的方法，还包括：

复制表示所述实数分量的所述电流，以使得表示所述实数分量的所述电流的实例被传递至所述第一忆阻单元的所述实数输入乘法器和所述虚数输入乘法器中的每个；以及

复制表示所述虚数分量的所述电流，以使得表示所述虚数分量的所述电流的实例被传递至所述第二忆阻单元的所述实数输入乘法器和所述虚数输入乘法器中的每个。

8.根据权利要求5所述的方法，其中所述第一忆阻单元和所述第二忆阻单元中的每一个包括忆阻元件，并且所述方法还包括将相应的电压施加至所述忆阻元件，以设置所述忆阻元件的状态以表示复数权重值的分量。

9.一种忆阻阵列，包括：

多个忆阻乘法器件，每个忆阻乘法器件包括：

第一忆阻单元，其包括用于存储复数权重值的实数分量的忆阻元件；

第二忆阻单元，其包括用于存储所述复数权重值的虚数分量的忆阻元件；

其中，每个忆阻单元包括：

耦合至所述忆阻元件的实数输入乘法器，其用于：

接收所述忆阻元件的输出信号；

接收输入信号的实数分量；以及

输出定义所述输出信号与所述实数分量的乘积的信号；以及

耦合至所述忆阻元件的虚数输入乘法器，其用于：

接收所述忆阻元件的输出信号；

接收输入信号的虚数分量；以及

输出定义所述输出信号与所述虚数分量的乘积的信号；以及

实数求和器件，其用于对具有实数分量的乘法器的输出求和；以及

虚数求和器件，其用于对具有虚数分量的乘法器的输出求和。