[实用新型]一种BIOS冗余装置

说明书

技术领域

本实用新型涉及BIOS装置，具体涉及一种可实现BIOS冗余的装置。

背景技术

目前一般存储系统中，对于系统BIOS的设计都是独立的，如果出现BIOS socket接触或焊接不良，BIOS芯片损坏等问题，将导致系统无法正常启动，BIOS作为系统中重要的一环，保证BIOS的可靠性尤为重要。

发明内容

为解决上述问题，本实用新型提供一种可实现BIOS冗余，提高系统可靠性的装置。

本实用新型的技术方案是：一种BIOS冗余装置，包括：PCH芯片、数据选择器、数据选择控制器、至少两个BIOS芯片；

所述PCH芯片设置有第一输出端和第二输出端；所述数据选择器设置有第一输入端和第二输入端，数据选择器还设置有数量与BIOS芯片数量相同的输出端；所述数据选择控制器设置有信号接收端和控制端；

PCH芯片的第一输出端与数据选择器的第一输入端连接，数据选择器的每个输出端分别连接一个BIOS芯片；PCH芯片的第二输出端与数据选择控制器的信号接收端连接，数据选择控制器的控制端与数据选择器的第二输入端连接。

进一步地，数据选择器为Mux芯片。

进一步地，BIOS芯片有两个。

进一步地，数据选择器为1 to 2 MUX芯片。

进一步地，数据选择控制器为CPLD芯片。

本实用新型设计简单高效，易于实现，可实现BIOS冗余，极大提高系统的可靠性，在可靠性要求较高的存储系统或其他系统中，拥有良好的应用前景和价值。

附图说明

图1是本实用新型具体实施例一结构示意图。

图2是本实用新型具体实施例二结构示意图。

图中，1-PCH芯片，2-数据选择器，3-数据选择控制器，4-BIOS芯片，41-Primary BIOS芯片，42-Secondary BIOS芯片。

具体实施方式

下面结合附图并通过具体实施例对本实用新型进行详细阐述，以下实施例是对本实用新型的解释，而本实用新型并不局限于以下实施方式。

实施例一：

如图1所示，BIOS冗余装置包括：PCH芯片1、数据选择器2、数据选择控制器3和n个BIOS芯片4，其中n＞2。

PCH芯片1设置有第一输出端和第二输出端；数据选择器2设置有第一输入端和第二输入端，数据选择器2还设置有数量与BIOS芯片4数量相同的输出端，即n个输出端；数据选择控制器3设置有信号接收端和控制端。

PCH芯片1的第一输出端与数据选择器2的第一输入端连接，数据选择器2的每个输出端分别连接一个BIOS芯片4；PCH芯片1的第二输出端与数据选择控制器3的信号接收端连接，数据选择控制器3的控制端与数据选择器2的第二输入端连接。

PCH芯片1的第一输出端发送SPI信号至数据选择器2的第一输入端，SPI信号经数据选择器一分为n经数据选择器2的n个输出端连接到n个BIOS芯片4。系统正常启动时，PCH芯片1在预设时间内发出heartbeat信号到数据选择控制器3，如果启动失败，heartbeat信号会一直保持一个高或低的状态。预先设定各个BIOS芯片4的启动优先级，系统从优先级最高的BIOS芯片4开始启动，当该BIOS芯片4启动失败时，数据选择控制器3在预设时间内侦测不到系统PCH芯片1反馈的heartbeat信号，此时数据选择控制器3控制数据选择器2切换到下一个BIOS芯片4启动，按照BIOS芯片4的优先级以此类推，从而保证某个BIOS芯片4出现问题，系统仍可以正常启动。

本实施例中，数据选择器2可采用Mux芯片，数据选择控制器3可采用CPLD（Complex Programmable Logic Device）芯片。

实施例二：

如图2所示，本实施例中，BIOS芯片4设置有两个，分别是Primary BIOS芯片41和Secondary BIOS芯片42。数据选择器2为1 to 2Mux芯片，数据选择控制器3为CPLD芯片。