[实用新型]一种生物电传感器的专用采样误差校准电路

说明书

技术领域

本实用新型涉及采样误差校准电路技术领域，尤其涉及一种生物电传感器的专用采样误差校准电路。

背景技术

采样误差主要来源于采样开关的电荷注入、时钟馈通，以及电路噪声等因素，其中采样开关的电荷注入是导致误差的主要原因，那么降低采样开关的电荷注入是解决的一大难题。

现有技术中，是采用以下技术进行解决的：

请参阅图1，图1为简化的采样保持电路的沟道电荷注入效应的电路图。

图中MN_0为传输开关，C_0为采样电容，Vin为输入信号，Vout为采样信号。MN_0开关打开（VG为高电平）时，NMOS管沟道中会充满负电荷（电子），当MN_0开关关断时沟道中的负电荷向两端散出，散出在C_0端的电荷会引起Vout的变化，引入了采样误差。一般情况下，沟道电荷注入是误差来源的主要部分。此外，MOS开关的寄生电容和噪声同样会引入误差，这里不详细分析此类误差。

对NMOS，注入电荷可表示为：

；

其中：

W为MOS沟道宽度；

L为MOS沟道长度；

C_ox为MOS栅氧化层单位面积电容；

V_TH为MOS阈值电压；

VDD为MOS导通时的电压；

VIN为输入电压。

考虑体效应V_TH可以表示为：

；

其中： 为MOS管体效应系数； 是半导体静电平衡势垒。

现有的减小电荷注入效应的方法主要有补偿法和下极板采样法。

1、补偿法：

请参阅图2，图2为采用补偿法进行减小电荷注入效应的电路图。

采用PMOS管MP_1作为互补传输管，以及小尺寸的NMOS管MN_2做补偿。MN_1和MN_2关断时注入负电荷，MP_1关断时注入正电荷，所以在关断时能对两种电荷中和减小总的注入电荷。

这种方法很难使注入的负电荷和正电荷相等，不适用于高精度电路，为了减小注入效应需要增大采样电容C_0，这会导致采样速度降低和版图面积增大。

2、下极板采样法：

请参阅图3，图3为下极板采样电路图。

图中，与为一对不交叠时钟，在开启时与同时开启，在关断时先于关断，图中所有开关均存在电荷注入效应。

在采样阶段，与同时导通，关断；在保持阶段，先于关断，同时导通。关断时，在运放的正负输入端形成了两个近似浮空的节点，所以关断时的注入电荷不再“叠加”到运放输入端，再由于运放的高增益，导通后将产生的注入电荷平衡，这就消除了关断产生的注入电荷。

上述电路不能消除关断产生的注入电荷，由于VCM是固定值，所以关断产生的注入电荷也是固定的，这可以通过差分结构消除。

这种下极板采样电路需要一个高增益的运放，而且精度依赖于差分电路器件的匹配性。

现有技术中，还会采用电荷守恒的原理来实现校准的目的：

具体方法如下：

请参阅图4，图4为校准电路采样和校准电压的产生模块电路图。

电路基本原理是通过改变Vdac的电压值来调整Vout。当kv0断开，kn_c接入DAC时，由电容的分压原理，可以得到Vdac变化量引起的Vout变化量为：

；

这里称为校准电压，结合校准算法，可用于校准采样电压Vout。

结合上述的电路基本原理，下面详细描述此电路在实际应用中的校准过程。

请参阅图5，图5为采用电荷校准采样误差的核心电路图。

其中kv0和kn1为MOS传输门开关，kn_c为MOS传输门构成的2选1开关，VCM为电路的中间电平，电压为VDD/2。校准的目的是带误差的VA逐渐逼近于VB。

电路的校准过程如下：

第一：设置VIN=VB=VCM，kn_c接入VCM，DAC控制逻辑控制DAC输出中间电平VCM，这时由于比较器存在失调（），比较器有一个输出电平。

第二：开关kv0断开，由于开关的非理想效应，VA端会引入误差电压，kn_c接入到DAC，此时DAC的输出为VCM。

第三：逐次校准：