[实用新型]一种NandFLASH走线拓扑结构

说明书

技术领域

本实用新型涉及一种拓扑结构，具体是一种Nand FLASH 走线拓扑结构。

背景技术

随着固态存储容量的增加，导致一块PCB板需要放置更多的Nand Flash芯片以增加容量。然而对于PCB设计工程师而言如何在有限的空间和大量芯片连接的情况下寻找一种可靠的拓扑结构成为设计者的一大难题。

当前设计Nand Flash通常都使用传统的树型走线（如图1）结构或者使用Fly-by结构（如图2）。树型这种结构的缺点是，当芯片的一个通道中需要加载超过4片flash且走线空间不能够完全满足树型结构需要的绕等长要求。Fly-by结构在芯片不支持读写平衡功能是会存在时序问题，通常这种结构有一个芯片的Stub会比较长对信号质量造成很大的影响。此时为了满足设计需求我们需要找到一种新的走线方式在保证信号完整性的情况下能够在有限的空间内将Nand Flash的等长做好。

发明内容

本实用新型的目的在于提供一种Nand FLASH 走线拓扑结构，以解决上述背景技术中提出的问题。

为实现上述目的，本实用新型提供如下技术方案：

一种Nand FLASH 走线拓扑结构，包括多个Nand Flash芯片，所述多个Nand Flash芯片并排摆放，连接线LineA1、LineA2、LineA3和LineAA4将多个Nand Flash芯片连接到一起。

作为本实用新型再进一步的方案：所述连接线LineA1、LineA2、LineA3和LineAA4是等长的。

与现有技术相比，本实用新型的有益效果是：本实用新型走线方式能够减短stub，能够达到速率200M或更高的信号质量要求，且绕线长度短于传统的树型结构。让Layout工程师能够在有限的空间内完成多片Nand Flash的走线工作。通过这种方式能够满足Nand Flash对信号质量的要求解决狭小空间内树型结构绕线不出的情况。增进产品质量减小Layout工程师工作压力和工作量。

附图说明

图1为Nand FLASH 走线拓扑结构的第一现有结构图。

图2为Nand FLASH 走线拓扑结构的第二现有结构图。

图3为本实用新型的结构图。

具体实施方式

下面将结合本实用新型实施例中的附图，对本实用新型实施例中的技术方案进行清楚、完整地描述。

请参阅图1～3，本实用新型实施例中，一种Nand FLASH 走线拓扑结构，包括多个Nand Flash芯片，所述多个Nand Flash芯片并排摆放，连接线LineA1、LineA2、LineA3和LineAA4将多个Nand Flash芯片连接到一起。所述连接线LineA1、LineA2、LineA3和LineAA4是等长的。

如图1所示的传统T型结构，在这种结构中为了保证信号的时序。我们必须将LineA1-A3之间做成等长、LineB1-B2之间等长、LineB3-B4之间等长，而且在Layout时必须控制好分支点的位置。这种走线方法造成走线占用大量的位置，在密集的板子无法实现。

如图2所示的是Fly-by的走线拓扑，这种拓扑结构在Nandflash中会在成Nan1的Stub过长影响信号质量。若果芯片不支持读写平衡也会存在很大的时序问题。

如图3所示将拓扑结构改进后我们只需要将芯片并排摆放，以保证LineA1-A4是等长即可，这样大大减小了因分支点过多造成的绕线长度和空间。信号第一个到达Nand3这样相比Fly-by减小了一半的Stub长度从而将信号质量进行提升。

对于本领域技术人员而言，显然本实用新型不限于上述示范性实施例的细节，而且在不背离本实用新型的精神或基本特征的情况下，能够以其他的具体形式实现本实用新型。因此，无论从哪一点来看，均应将实施例看作是示范性的，而且是非限制性的，本实用新型的范围由所附权利要求而不是上述说明限定，因此旨在将落在权利要求的等同要件的含义和范围内的所有变化囊括在本实用新型内。不应将权利要求中的任何附图标记视为限制所涉及的权利要求。

此外，应当理解，虽然本说明书按照实施方式加以描述，但并非每个实施方式仅包含一个独立的技术方案，说明书的这种叙述方式仅仅是为清楚起见，本领域技术人员应当将说明书作为一个整体，各实施例中的技术方案也可以经适当组合，形成本领域技术人员可以理解的其他实施方式。