[实用新型]一种指数型磁控忆容器等效电路

说明书

技术领域

本实用新型属于电路设计技术领域，特别涉及一种二端口网络的指数型磁控忆容器等效电路，满足电压信号与电荷信号的电压值之间紧致滞回曲线特性。

背景技术

1971年，蔡少棠教授根据变量间的数理关系，提出了忆阻器的存在，用来表示电荷q和磁通之间的关系。2008年，惠普实验室在研究二氧化钛薄膜时发现了忆阻器的存在，并在《Nature》上进行了报道，掀起了关于忆阻器的研究热潮。忆阻器由于一直没有商用的实际器件，在研究过程中除了进行理论分析外，还为了对忆阻器在实际电路用的应用研究，建立了等效电路模型。利用忆阻器等效电路模型，可以探索串并联等基础电路结构下忆阻器特性，同时可以探索非线性电路中的应用。2009年蔡少棠等人在忆阻器的基础上，提出了忆容器和忆感器的概念。忆容器是表征电荷与电压之间关系的记忆器件，其当前状态依赖于其系统的过去状态，且其状态在断电之后可以进行保持，其基本特性就是电压信号与电荷信号的关系相图为“8”字形的紧致滞回曲线。由于忆阻器数学建模比较完善，目前对忆阻器的研究较为广泛，而对忆容器的研究还处在起始阶段。

发明内容

针对现有技术的不足，本实用新型提出了一种指数型磁控忆容器等效电路。

本实用新型包括集成电路U1、集成电路U2、集成电路U3、集成电路U3，其具体线路连接关系如下：

集成电路U1选用LF347BD集成运算放大器，所述集成运算放大器U1的第10引脚、第12引脚接地，第4引脚接+12V电源，第11引脚接-12V电源。输入端口A接到U1的第3引脚，U1的第2引脚接U1的第1引脚，且通过第三电阻R3连接U1的第5引脚，U1的第1引脚连接第一电容C1的一端，U1的第5引脚通过第四电阻R4接地。U1的第6引脚通过第二电阻R2接U1的第7引脚，U1的第6引脚通过第一电阻R1接U4的第7引脚，U1的第7引脚通过第五电阻R5接U1的第9引脚，U1的第7引脚接U3的第3引脚，U1的第9引脚通过第六电阻R6接U1的第8引脚。U1的第8引脚通过第七电阻R7接U1的第13引脚，U1的第13引脚通过第二电容C2接U1的第14引脚，U1的第14引脚接集成电路U2的第1引脚和第3引脚。

集成电路U2选用AD633JN乘法器，U2的第2引脚、第4引脚、第6引脚接地，第8引脚接+12V电源，第5引脚接-12V电源。U2的第1引脚接U1的第14引脚，U2的第3引脚接U1的第14引脚，U2的第7引脚通过第八电阻R8接U3的第2引脚。

集成电路U3选用LF347BD集成运算放大器，所述集成运算放大器U3的第10引脚、第12引脚接地，第4引脚接+12V电源，第11引脚接-12V电源。电压源V1通过第九电阻R9接U3的第2引脚，U2的第7引脚通过第八电阻R8接U3的第2引脚，U3的第2引脚通过第十电阻R10接U3的第1引脚。U3的第1引脚接第一三极管Q1的发射极，第一三极管Q1的基极接地，第一三极管的集电极接U3的第6引脚，U3的第6引脚通过第十一电阻R11接U3的第7引脚。

集成电路U4选用AD633JN乘法器，所述U4的第2引脚、第4引脚、第6引脚接地，第8引脚接+12V电源，第5引脚接-12V电源。U4的第1引脚接U1的第7引脚，U4的第3引脚接U3的第7引脚，U4的第7引脚通过第一电阻R1接U1的第6引脚，U4的第7引脚接到输出端B。

本实用新型构造了一个新奇的指数型磁控忆容器等效电路，该电路利用运算放大器和乘法器等器件构建了满足指数型磁控忆容器特性的电路模型，可应用于忆容器基础电路特性的研究，以及忆容器非线性电路的研究，比如构建忆容器混沌电路等。根据磁控忆容器的数学定义式设计了磁控忆容器二端口模拟电路模型，集成电路U1和U3实现了电压跟随器、减法器、反相放大器、积分器、反向求和运算电路、指数运算电路等功能，集成电路U2和U4实现了乘法器功能，当输入正弦激励信号时，可以用示波器观察其特性，电压信号与电荷信号的电压值之间满足“8”字形的紧致滞回曲线特性，且随信号频率的增加，其滞回旁瓣面积减小。该电路结构清晰，易于分析测量，可进行忆容器在基础电路中特性的研究，以及在非线性电路中的应用。

附图说明

图1是本实用新型的结构图。

图2是本实用新型的原理图。

具体实施方式

下面结合附图和优选实例对本实用新型作更进一步的详细说明。

本实用新型设计的指数型磁控忆容器定义式为其中k、α、β为系数，本模型试验k＝0.01，α＝3.85，β＝0.96能够获得良好紧致滞回曲线特性。