[发明专利]阵列基板栅极驱动电路

说明书

技术领域

本发明涉及液晶显示器驱动电路的技术领域，更具体地讲，涉及一种阵列基板栅极驱动电路。

背景技术

阵列基板栅极驱动(Gate Driver On Array，GOA)技术，是一种利用薄膜晶体管(Thin Film Transistor，TFT)液晶显示器阵列制程将栅极扫描驱动电路制作在阵列基板上，以实现逐行扫描的驱动方式的技术。液晶显示器中的每一行薄膜晶体管的栅极电压可以通过GOA电路提供。

目前，低温多晶硅技术(LTPS)中普遍采用CMOS GOA电路。然而传统的CMOS GOA电路设计，锁存电路使用的晶体管数量较多，不利于窄边框面板的设计。

发明内容

本发明的目的在于提供一种基于“或非锁存”逻辑的阵列基板栅极驱动电路，能够有效减小GOA电路所需的晶体管的数量，以适用于窄边框面板的设计。

为实现上述发明目的，提供本发明内容从而以简化形式介绍以下在具体实施方式中进一步描述的构思的选择。本发明内容不意图识别要求保护的主题的关键特征或必要特征，也不意图用作帮助确定要求保护的主题的范围。

根据一个总体的方面，提供一种阵列基板栅极驱动电路。所述阵列基板栅极驱动电路可包括构成M个驱动单元的2M级驱动电路，其中，相邻的两级驱动电路构成一驱动单元，任一驱动单元包括第一驱动电路和第二驱动电路，M是大于等于1的整数。第一驱动电路根据扫描方向控制信号来选择第一驱动电路的上一级驱动电路的级传信号或第二驱动电路的级传信号，并且基于所选择的级传信号和控制信号来生成第一驱动电路的级传信号，并且根据生成的第一驱动电路的级传信号和多个时钟信号来生成多个第一栅极驱动信号。第二驱动电路根据所述扫描方向控制信号来选择第一驱动电路的级传信号或第二驱动电路的下一级驱动电路的级传信号，并且基于所选择的级传信号和所述控制信号来生成第二驱动电路的级传信号，并且根据生成的第二驱动电路的级传信号和所述多个时钟信号来生成多个第二栅极驱动信号。

当所述扫描方向控制信号为正向扫描控制信号时，第一驱动电路选择上一级驱动电路的级传信号，第二驱动电路选择第一驱动电路的级传信号。在此，第一级驱动电路的上一级驱动电路的级传信号为由面板提供的电路起始信号。

当所述扫描方向控制信号为反向扫描控制信号时，第一驱动电路选择第二驱动电路的级传信号，第二驱动电路选择下一级驱动电路的级传信号。在此，第2M级驱动电路的下一级驱动电路的级传信号为由面板提供的电路起始信号。

优选地，第一驱动电路包括第一扫描方向控制模块、第一锁存器和第一输出控制模块。第一扫描方向控制模块根据所述扫描方向控制信号来选择第一驱动电路的上一级驱动电路的级传信号或第二驱动电路的级传信号；第一锁存器基于所选择的级传信号和所述控制信号来生成第一驱动电路的级传信号；第一输出控制模块根据第一驱动电路的级传信号和所述多个时钟信号来生成所述多个第一栅极驱动信号。

优选地，第一锁存器包括或非逻辑电路和可控反相器。或非逻辑电路接收第一扫描方向控制模块选择的级传信号以及来自可控反相器的第一驱动电路的级传信号，并且输出第一信号。可控反相器接收第一信号和所述控制信号，并且输出第一驱动电路的级传信号。

优选地，或非逻辑电路包括第一晶体管、第二晶体管、第三晶体管和第四晶体管。第一晶体管的栅极与第四晶体管的栅极连接，并接收第一扫描方向控制模块选择的级传信号，第一晶体管的漏极与第二晶体管的漏极连接，并且共同连接到第三晶体管的漏极，第一晶体管的源极与第二晶体管的源极连接，并且共同连接到恒压低电位，第二晶体管的栅极接收来自可控反相器的第一驱动电路的级传信号，第三晶体管的源极与第四晶体管的漏极连接，第四晶体管的源极连接到恒压高电位，其中，第一晶体管的漏极为或非逻辑电路的输出端，用于输出第一信号。

优选地，第一晶体管和第二晶体管为N型薄膜晶体管，第三晶体管和第四晶体管为P型薄膜晶体管。

优选地，可控反相器包括第五晶体管和第六晶体管。第五晶体管的栅极与第六晶体管的栅极连接，并且与或非逻辑电路的输出端连接，第五晶体管的源极接收所述控制信号，第五晶体管的漏极与第六晶体管的漏极连接，第六晶体管的源极连接到恒压低电位，其中，第六晶体管的漏极为可控反相器的输出端，用于输出第一驱动电路的级传信号。

优选地，第五晶体管为P型薄膜晶体管，第六晶体管为N型薄膜晶体管。