[发明专利]在处理器中执行跨域热控制

说明书

本发明涉及在处理器中执行跨域热控制。在一个实施例中，处理器包括带有执行指令的至少一个核的第一域以及耦合到第一域并包括至少一个非核电路的第二域。这些域可以在独立频率下操作，耦合到域的功率控制单元可以包括响应于第二域中的热事件的发生而导致第一域的频率降低的热逻辑。描述并要求保护其他实施例。

本申请是申请日为2013年6月27日申请号为第201380040144.3号发明名称为“在处理器中执行跨域热控制”的中国专利申请的分案申请。

背景技术

随着半导体领域的技术进步，诸如处理器之类的设备包括越来越多的电路。随着时间的推移，处理器设计从独立集成电路(IC)的集合发展到单一集成电路，到在单一IC封装内包括多个处理器核的多核处理器。随着时间的推移，越来越多的核以及相关的电路正在被包括到处理器及其他半导体中。

多核处理器正在被扩展以通过在处理器内合并其他功能单元来包括额外的功能。通常，多核处理器具有全局功率预算和全局热预算。设置功率预算，以便至少作为平均值指定的功率级别不被超出。设置热预算，以便热节制点(处理器可以安全地操作的最高容许温度)不被超出。虽然存在这些共同的预算，但是不存在跨存在于处理器中的各种电路自适应地共享预算的机制。

附图简述

图1是根据本发明一实施例的处理器的框图。

图2是根据本发明的另一实施例的处理器的框图。

图3是根据本发明的实施例的用于执行跨域热控制的方法的流程图。

图4是根据本发明的另一实施例的用于执行跨域热控制的方法的流程图。

图5是根据本发明的实施例的处理器的框图。

图6是根据本发明另一实施例的多域处理器的框图。

图7是根据本发明一实施例的系统的框图。

图8是根据本发明的一个实施例的处理器的另一实施例的框图。

详细描述

在各实施例中，可以控制具有多个独立域的处理器，以防止域中的任何一个的温度超出最高结温。如此处所使用的，术语“最高结温”是半导体产品被指定为完全操作而不会损坏的最高温度。作为示例，可以在设备特征化过程中，在制造过程中以及在实验室环境中的测试过程中，确定此温度，并将其存储在设备的非易失性存储器中或熔断逻辑中。然而，可以设置成处于或低于此结温度的节制点可以例如通过软件或固件配置为低于最高结温Tj的值。如此，初始设备制造厂家(OEM)可以作为Tj的函数调低节制点(例如，使用基本输入/输出系统(BIOS))。作为示例，而是限制的目的，对于多核处理器，节制点可以被设置在大致80和110摄氏度之间。

注意，此节制点可以达到处理器的不同的性能级别。例如，根据基于操作系统(OS)的机制，即，高级配置和平台接口(ACPI)标准(例如，2006年10月10日发布的Rev.3.0b)，处理器可以在各种性能状态或级别下操作，即，从P0到PN。一般而言，P1性能状态可以对应于可以由OS请求的最高保证的性能状态。除此P1状态之外，OS还可以请求更高性能状态，即，P0状态。如此，此P0状态可以是机会性状态，其中，当有功率和/或热预算可用时，处理器硬件可以配置处理器或其至少一些部分，以便以高于保证的频率操作。在许多实现中，处理器可包括多个所谓的高于保证的最大频率(也被称为P1频率)的元频率(bin frequency)。在这些性能状态中的任何一种性能状态，比较可能在P0或P1状态，可以到达节制点。

处理器可以包括节制机制以防止处理器的任何组件在其最高结温以上操作。节制机制可以导致频率降低，又导致功率消耗也降低，导致温度的降低。