[发明专利]基于模型建立CPU的方法及装置

权利要求书

1.一种基于模型建立CPU的方法，其特征在于，包括：

根据指令集中每个指令的结构和功能，生成每个指令对应的指令数据通路Stage,Source,Target，其中，Stage表示指令的执行阶段，Source表示指令数据通路的源端，Target表示指令数据通路的目的端；

在每个指令数据通路的源端和目的端之间插入多路选择器和指令名称，生成多路选择器的控制信号表达式和寄存器使能信号的逻辑表达式Instruction,Stage,Source,Mux_In,Mux_Out,Target，所述控制信号表达式包括指令执行的阶段信号、指令操作码、指令控制码字段；其中，Instruction表示所述指令名称，Mux_In表示所述多路选择器的输入端口、Mux_Out表示所述多路选择器的输出端口；

合并相同的指令数据通路中的项，同时对所述控制信号表达式做逻辑合并操作，得到CPU数据通路，具体包括：对于Instruction,Stage,Source,Mux_In,Mux_Out,Target，将相同的Source,Mux_In,Mux_Out,Target合并，同时将Instruction和Stage合并成Ctrl_Signal，得到CPU数据通路Source,Mux_In,Mux_Out,Target,Ctrl_Signal；

根据所述CPU数据通路，确定所述CPU的结构信息；

根据所述控制信号表达式，确定所述CPU的控制单元的结构信息。

2.根据权利要求1所述的方法，其特征在于，所述合并相同的指令数据通路中的项之前，还包括：

以多路选择器为关键字，对所述指令数据通路中的项做排序。

3.根据权利要求2所述的方法，其特征在于，所述合并相同的指令数据通路中的项，包括：

以数据源端和多路选择器为关键字，合并相同的指令数据通路中的项。

4.根据权利要求1-3任一项所述的方法，其特征在于，所述生成每个指令对应的指令数据通路，包括：

将所述指令的执行过程依次分配在取指阶段、译码阶段、执行阶段、存储阶段、写回阶段；

根据所述指令的取指阶段、译码阶段、执行阶段、存储阶段、写回阶段，生成所述指令对应的指令数据通路。

5.根据权利要求4所述的方法，其特征在于，所述CPU的结构模型包括：数字逻辑部件、数字逻辑部件功能及控制信号逻辑公式、数据通路和时钟周期。

6.一种基于模型建立CPU的装置，其特征在于，包括：

生成模块，用于根据指令集中每个指令的结构和功能，生成每个指令对应的指令数据通路Stage,Source,Target，其中，Stage表示指令的执行阶段，Source表示指令数据通路的源端，Target表示指令数据通路的目的端；

插入模块，用于在每个指令数据通路的源端和目的端之间插入多路选择器和指令名称，生成多路选择器的控制信号表达式和寄存器使能信号的逻辑表达式Instruction,Stage,Source,Mux_In,Mux_Out,Target，所述控制信号表达式包括指令执行的阶段信号、指令操作码、指令控制码字段；其中，Instruction表示所述指令名称，Mux_In表示所述多路选择器的输入端口、Mux_Out表示所述多路选择器的输出端口；

合并模块，用于合并相同的指令数据通路中的项，同时对所述控制信号表达式做逻辑合并操作，得到CPU数据通路，具体包括：对于Instruction,Stage,Source,Mux_In,Mux_Out,Target，将相同的Source,Mux_In,Mux_Out,Target合并，同时将Instruction和Stage合并成Ctrl_Signal，得到CPU数据通路Source,Mux_In,Mux_Out,Target,Ctrl_Signal；

确定模块，用于根据所述CPU数据通路，确定所述CPU的结构信息；根据所述控制信号表达式，确定所述CPU的控制单元的结构信息。