[发明专利]一种防止电流倒灌的双向IO电路

权利要求书

1.一种防止电流倒灌的双向IO电路，其特征在于，包括双向IO模块，衬底电压偏置模块以及栅极电压偏置模块；

所述衬底电压偏置模块，与双向IO模块连接，用于通过输出信号控制双向IO模块内PMOS管的导通情况；

所述栅极电压偏置模块，分别与双向IO模块、衬底电压偏置模块连接，用于通过输出信号控制双向IO模块内PMOS管的导通情况和衬底电压偏置模块内PMOS管的导通情况；

所述双向IO模块包括PMOS驱动管M_P1、NMOS驱动管M_N1、PMOS上拉管M_PU及缓冲器I₁；所述PMOS驱动管M_P1的源极接V_DD，栅极接V_PM，漏极接V_OUT，衬底接V_BULK；所述NMOS驱动管M_N1的漏极接V_OUT，栅极接V_NDRV，源极、衬底均接到地；所述上拉管M_PU的源极接电源电压V_DD，栅极接V_PUB，衬底接V_BULK，漏极接V_OUT；所述的缓冲器I₁的输入端接V_OUT，输出端接V_IN；

所述衬底电压偏置模块包括两个PMOS管M_P2、M_P3；所述PMOS管M_P2的源极接V_DD，栅极接V_CTL，漏极、衬底都接到V_BULK；所述PMOS管M_P3的源极、衬底都接到V_BULK，栅极接V_DD，漏极接V_OUT；

所述栅极电压偏置模块包括五个PMOS管M_P4、M_P5、M_P6、M_P7、M_P8以及三个NMOS管M_N2、M_N3、M_N4；所述PMOS管M_P4的源极接V_PM，栅极接V_DD，漏极接V_OUT，衬底接V_BULK；所述M_P5的栅极接V_OE，漏极接V_OUT，衬底接V_BULK，源极接V_CTL；所述M_P6的漏极接V_PUB，衬底接V_BULK，源极接V_OUT，栅极接V_DD；所述M_P7的源极V_PDRV，栅极接V_CTL，衬底接V_BULK，漏极接V_PM；所述M_P8的源极接V_PULLB，栅极接V_CTL，漏极接V_PUB，衬底接V_BULK；所述NMOS管M_N2的漏极接V_CTL，栅极接V_OE，源极、衬底都接地，所述NMOS管M_N3的漏极接V_PDRV，栅极接V_DD，源极接V_PM，衬底接地；所述M_N4的漏极接V_PULLB，栅极接V_DD，源极接V_PUB，衬底接地。

2.根据权利要求1所述的一种防止电流倒灌的双向IO电路，其特征在于，所述双向IO模块输入信号为V_PM、V_BULK、V_NDRV、V_DD、V_OUT，输出电压为V_IN。