[发明专利]一种电子器件抗辐射性能测试方法和系统有效
申请号: | 201611160352.9 | 申请日: | 2016-12-15 |
公开(公告)号: | CN106841845B | 公开(公告)日: | 2021-06-29 |
发明(设计)人: | 孙向明;刘军;许怒 | 申请(专利权)人: | 华中师范大学 |
主分类号: | G01R31/00 | 分类号: | G01R31/00 |
代理公司: | 武汉开元知识产权代理有限公司 42104 | 代理人: | 黄行军 |
地址: | 430079 *** | 国省代码: | 湖北;42 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 一种 电子器件 辐射 性能 测试 方法 系统 | ||
1.一种电子器件抗辐射性能测试方法,其特征在于,包括如下步骤:
1)将被测电子器件与像素芯片平行放置,标定像素芯片与被测电子器件的空间相对位置;
2)将平行放置的被测电子器件和像素芯片置于束流中,将像素芯片面向所述束流发射方向,所述束流中的辐射粒子从所述像素芯片的一侧沿直线穿过,射入所述被测电子器件,所述像素芯片输出所述束流中的每个辐射粒子射入的位置和时间;
3)监测所述被测电子器件的工作状态,若所述被测电子器件出现单粒子效应,记录与所述单粒子效应发生时间对应的所述辐射粒子射入所述像素芯片的时间为特征时间,所述特征时间对应的所述辐射粒子射入所述像素芯片的位置为特征位置;
4)根据像素芯片与被测电子器件的相对位置关系,确定被测电子器件与所述像素芯片的特征位置相对应的位置,即为引发单粒子效应的辐射粒子射入被测电子器件的位置。
2.一种电子器件抗辐射性能测试方法,其特征在于,包括如下步骤:
1)将被测电子器件与像素芯片平行放置,标定像素芯片与被测电子器件的空间相对位置;
2)将平行放置的被测电子器件和像素芯片置于束流中,将被测电子器件面向所述束流发射方向,所述束流中的辐射粒子从所述被测电子器件的一侧沿直线穿过,射入所述像素芯片,所述像素芯片输出所述束流中的每个辐射粒子射入的位置和时间;
3)监测所述被测电子器件的工作状态,若所述被测电子器件出现单粒子效应,记录与所述单粒子效应发生时间对应的所述辐射粒子射入所述像素芯片的时间为特征时间,所述特征时间对应的所述辐射粒子射入所述像素芯片的位置为特征位置;
4)根据像素芯片与被测电子器件的相对位置关系,确定被测电子器件与所述像素芯片的特征位置相对应的位置,即为引发单粒子效应的辐射粒子射入被测电子器件的位置。
3.根据权利要求1所述的一种电子器件抗辐射性能测试方法,其特征在于,所述像素芯片厚度小于200微米。
4.根据权利要求2所述的一种电子器件抗辐射性能测试方法,其特征在于,所述被测电子器件厚度小于200微米。
5.根据权利要求1或2所述的一种电子器件抗辐射性能测试方法,其特征在于,所述像素芯片与所述被测电子器件的间距小于1厘米。
6.根据权利要求1或2所述的一种电子器件抗辐射性能测试方法,其特征在于,所述束流由加速器产生,所述束流的所有辐射粒子沿同一方向直线运动。
7.根据权利要求1或2所述的一种电子器件抗辐射性能测试方法,其特征在于,所述像素芯片为高能物理对撞机实验的顶点探测器芯片。
8.根据权利要求1或2所述的一种电子器件抗辐射性能测试方法,其特征在于,所述像素芯片和所述被测电子器件均为未封装的芯片。
9.根据权利要求1所述的一种电子器件抗辐射性能测试方法,其特征在于,所述被测电子器件和像素芯片通过固定装置平行放置,所述固定装置包括像素芯片绑定板(1.2)、被测器件读出板(1.4)、摄像头(1.8)和定位柱(1.6),所述像素芯片绑定板和所述被测器件读出板通过定位柱平行固定;所述像素芯片绑定板上设有一个窗口,所述像素芯片(1.1)固定于像素芯片绑定板的窗口上,所述被测电子器件固定于被测器件读出板上与像素芯片相对应的位置;所述摄像头位于所述像素芯片绑定板或者被测器件读出板上,与所述摄像头相对的所述被测器件读出板或者像素芯片绑定板上印有与摄像头对应的光学标记;所述光学标记在与其对应的摄像头的拍摄范围以内。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于华中师范大学,未经华中师范大学许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/201611160352.9/1.html,转载请声明来源钻瓜专利网。