[发明专利]基于位置对应关系的指令Cache一致性的实现方法

说明书

本发明涉及一种基于位置对应关系的指令Cache一致性的实现方法，在指令Cache管理部件和二级Cache管理部件设置具有相同组织结构的Itag阵列和FB装填缓冲，其中，指令Cache管理部件采用虚地址，二级Cache管理部件采用物理地址。当出现指令访问指令Cache缺失时，先申请V‑FB装填缓冲的条目，再根据V‑FB装填缓冲的条目申请P‑FB装填缓冲的条目，当指令Cache块数据完全返回指令Cache管理部件后，V‑FB装填缓冲开始装填V‑Itag阵列，装填完毕后，根据装填V‑Itag阵列的位置，P‑FB装填缓冲将内容装填到P‑Itag阵列的相应位置，最后依序将P‑FB装填缓冲的条目和V‑FB装填缓冲的条目置无效。本发明实现了指令Cache的一致性。

技术领域

本发明涉及微处理器的Cache一致性技术领域，特别是涉及一种基于位置对应关系的指令Cache一致性的实现方法。

背景技术

现代微处理器中，Cache已是标准配置，通常有指令Cache(简称“I-Cache”)，数据Cache(简称“D-Cache”)，二级Cache(简称“L2-Cache”)，三级Cache(简称“L3-Cache”)等。要实现Cache之间的数据互通，必须要维护Cache之间的数据一致性。通常情况下，D-Cache，L2-Cache或者L3-Cache都存有可写副本，并且是以物理地址的方式存储。而I-Cache内是只读副本，可以以物理地址的方式存储，也可以以虚地址的方式存储。

副本要获得可写权限，需要将其他同样拥有此副本的Cache置无效。通常，判断是否拥有同样的副本的标准是看副本的物理地址是否与正在获取可写权限的副本的物理地址是否同属于一个Cache块。

指令地址空间中存储数据的是指令。一般情况下，指令都是事先编译好的，CPU并不需要对指令空间中存储的内容进行修改。但是对于执行像Java这类的解释性的程序，CPU需要执行的指令是临时生成的，而不是事先编译好的，所以CPU一边“生产”指令，一边“消费”指令。“生产”指令的过程，实际上就是对指令空间进行写操作，在指令空间中旧的副本需要被清除。如果旧的副本在I-Cache中，则需要从I-Cache将旧的副本置无效。对于不支持指令Cache一致性的CPU而言，I-Cache置无效的方式通常是I-Cache全部刷新，并且需要软件干预，不过这样做的缺点是效率较低，而且I-Cache的刷新会将一些不需要被清理的副本也被清理出去，造成不必要的I-Cache缺失，影响性能。

硬件支持指令Cache一致性可以更好的支持Java这类解释性程序的执行，即由硬件保证，CPU写指令空间的数据时，硬件自动将I-Cache中相应的旧的指令置无效。这样CPU在“消费”自己“生产”的指令时，可以无需软件完成置无效的动作，就可以取到正确的新指令。

对于以物理地址存储的I-Cache而言，硬件实现指令Cache一致性时，由于L2-Cache也是物理地址存储，故只需按照物理地址来生成二次请求即可。不过以物理地址存储的指令Cache在访问的时候，比直接用虚地址存储的指令Cache访问起来要多一个I-TLB的虚实地址代换步骤。而对于用虚地址存储的I-Cache，由于L2-Cache是按照物理地址存储，则二次请求无法直接按照地址生成，硬件实现指令Cache的一致性需要寻找新的方法。

发明内容

本发明所要解决的技术问题是提供一种基于位置对应关系的指令Cache一致性的实现方法，使得在I-Cache为虚地址存储且L2-Cache为物理地址存储的前提下，实现指令Cache的一致性。