[发明专利]准循环LDPC码数据处理装置及处理方法

说明书

本发明公开了一种准循环LDPC码数据处理装置及处理方法，所述装置包括存储模块，用于存储准循环LDPC编码所用的一个基础矩阵和一组扩展因子值；编码模块，用于从所述存储模块中获取所述基础矩阵和一个扩展因子值，基于获取的所述基础矩阵和扩展因子值，对待编码信息序列进行准循环LDPC编码，得到LDPC编码输出序列；速率匹配模块，用于从所述LDPC编码输出序列中，选择出速率匹配输出序列。本发明有效地解决了现有技术中LDPC编译码过程缺少灵活性的问题。

技术领域

本发明涉及通信领域，特别是涉及一种准循环LDPC码数据处理装置及处理方法。

背景技术

目前，常见的前向纠错(Forward Error Correction，简称为FEC)编码包括：卷积码、Turbo码和低密度奇偶校验(Low Density Parity Check，简称为LDPC)码。

FEC编码过程中，对比特数目为k的信息序列进行FEC编码获得n比特的FEC编码码字(冗余比特为n-k)，FEC编码码率(简称码率)为k/n。LDPC码是一种可以用非常稀疏的奇偶校验矩阵或者二分图定义的线性分组码，正是利用它的校验矩阵的稀疏性，才能实现低复杂度的编译码，从而使得LDPC走向实用化。经过各种实践和理论证明，LDPC码是在加性高斯白噪声(Additive White Gaussian Noise，简称为AWGN)信道下性能最为优良的信道编码，性能非常靠近香农极限。

准循环准循环LDPC码在多种标准中已经获得大量应用，虽然可以通过改变扩展因子的缩短编码可以获得灵活码率码长设计，提高LDPC码灵活性。虽然提高了灵活性，但是性能会出现异常，即在某些码长码率下性能恶化，在性能曲线上表现为毛刺现象。

发明内容

为了克服上述现有技术的缺陷，本发明要解决的技术问题是提供一种准循环LDPC码数据处理装置及处理方法，用以至少解决现有技术中LDPC编译码过程缺少灵活性的问题。

为解决上述技术问题，本发明中的一种准循环LDPC码数据处理装置，包括：

存储模块，用于存储准循环LDPC编码所用的一个基础矩阵和一组扩展因子值；所述基础矩阵是一个mb行nb列的矩阵，所述基础矩阵中包含用于指示全零方阵的元素和用于指示单位阵循环移位的移位大小的元素，所述扩展因子值用于指示所述全零方阵或所述单位阵的行数，所述扩展因子值是大于0的整数，所述mb是大于0的整数，所述nb是大于mb的整数；

编码模块，用于从所述存储模块中获取所述基础矩阵和一个扩展因子值，基于获取的所述基础矩阵和扩展因子值，对待编码信息序列进行准循环LDPC编码，得到LDPC编码输出序列；

速率匹配模块，用于从所述LDPC编码输出序列中，选择出速率匹配输出序列。

为解决上述技术问题，本发明中的一种准循环LDPC码数据处理装置，包括处理器及存储装置，所述存储装置内存储有准循环LDPC编码所用的一个基础矩阵和一组扩展因子值，以及存储有多个指令以实现LDPC码数据处理方法，所述处理器执行所述多个指令以实现：

从所述存储模块中获取所述基础矩阵和一个扩展因子值，基于获取的所述基础矩阵和扩展因子值，对待编码信息序列进行准循环LDPC编码，得到LDPC编码输出序列；所述基础矩阵是一个mb行nb列的矩阵，所述基础矩阵中包含用于指示全零方阵的元素和用于指示单位阵循环移位的移位大小的元素，所述扩展因子值用于指示所述全零方阵或所述单位阵的行数，所述扩展因子值是大于0的整数，所述mb是大于0的整数，所述nb是大于mb的整数；

从所述LDPC编码输出序列中，选择出速率匹配输出序列。

为解决上述技术问题，本发明中的一种准循环LDPC码数据处理方法，包括：