[发明专利]一种PCIE回环自检测的方法

说明书

本发明涉及一种基于UVM平台的PCIE回环自检测技术，其特征在于：将总线接口桥的主模块和从模块通过信号匹配模块连接起来，信号匹配模块通过更改主模块和从模块的输出信号的时序来实现主模块和从模块的自检测，将主模块发送给应用层的读写请求包以及完成包作为应用层发送给从模块的读写请求包以及完成包。

技术领域

本发明涉及一种基于UVM平台的PCIE回环自检测的方法，具体涉及UVM验证平台以及PCIE桥的主从块的连接问题。

背景技术

现有PCIE的总线接口(AXI)桥没有涉及到其中主(master)模块和从(slave)模块相连接的问题。现有的PCIE也没有涉及到使用UVM验证平台来验证PCIE模块。

应用层对PCIE发送数据的时候是通过AXI桥的slave模块来完成的。使用驱动器来模拟应用层，发送存储器写请求相关的信号，例如写地址，写数据等等，发送到AXI桥的slave模块，然后slave模块再发送到PCIE中的XADM模块进行组包，通过PCIE的发送端发送出去。最后，在out_agent中的monitor对mac层的输出端口进行监测，当监测到从应用层发过来的存储器写请求包时，monitor组件通过对该包进行解析，解析出我们需要的数据位，地址位等等，然后通过这些信号，将写数据存放到monitor中的存储器中。同时，monitor会通知driver发送一个相关的完成报文到mac层的输入端。最后通过slave模块发送给应用层，通过监测器来进行监测收集。

当应用层发送存储器读请求包的时候，同样的，driver2会模拟应用层，发送存储器读请求相关的信号，例如读地址，数据包类型，读标志等等信号，然后经过PCIE进行组包，再发送出去，当out_agent中的monitor监测接收到该包的时候，对其进行解析，发现该包是一个读请求包，那么，monitor会将解析出来的读信息(例如读地址等)发送到MEM中读取数据，并将读出来的数据通知给driver，然后driver组合一个带数据的完成包发送到mac层的输入端。最后通过slave模块发送给应用层，通过monitor2来进行监测收集。现有的技术方案需要多个激励产生器，需要多个数据监测器，组件要求多，并且利用率较低，并不是发每种TLP包都会用到各个组件。相应的，在许多的testcase中，有的组件是不工作的。并且，对验证平台的要求极高，各个组件的联系比较多，很容易在平台中产生bug。

发明内容

本发明的目的在于克服上述不足，提供一种基于UVM平台的PCIE回环自检测的方法，减少了UVM平台中的组件，提高UVM平台各组件的利用率，降低平台bug的产生。本发明的目的是这样实现的：一种基于UVM平台的PCIE回环自检测的方法，通过信号匹配模块将AXI桥的master和slave模块连接起来，来实现master和slave的自检测，将master发送给应用层的读写请求包以及完成包，作为应用层发送给slave模块的读写请求包以及完成包。

其进一步的技术方案具体步骤如下：

1)在对于一个存储器写TLP包，通过将transaction产生的数据包发送到sequencer中，然后driver从sequencer中获得数据包并发送给连接mac层接收端的interface，完成对mac层接收端的写存储器包的输入；

2)该包会经过数据链路层的LCRC检测，事物层的ECRC检测，以及事物层的畸形包检测等。如果包的格式、内容等是正确的，则该包会顺利的通过PCIE的三层，进入到AXI桥的master模块；

3)经过上述master模块以后，最后将地址信号、数据信号、标志信号几种信号发送给AXI桥的slave模块；

4)上述slave模块对信号进行组合以后，发送给PCIE中的发送器模块，信号在发送器模块中进行组合，组合成TLP包的格式发送给PCIE事物层的发送端并进行添加ECRC，然后在数据链路层添加LCRC，最后通过mac层发送出去；