[发明专利]像素阵列

说明书

本发明公开一种像素阵列，包括多条第一信号线、多条第二信号线、多个有源元件、多个像素电极以及多条选择线。第二信号线以及选择线分别与第一信号线交错。各第一信号线在与其中一选择线的交错处具有桥接点。相邻两条第二信号线之间设置有至少一选择线。第一信号线以及选择线的数量分别大于第二信号线的数量，且第i条第一信号线的桥接点与第(i+1)条第一信号线的桥接点之间的连线所交错的第二信号线的数量为一，i＝1到N，且N等于第一信号线的数量。本发明的像素阵列有助于改善条状云纹(band mura)现象。

技术领域

本发明涉及一种像素阵列，尤其涉及一种适用于窄边框(slim border)设计的像素阵列。

背景技术

一般来说，为了因应屏幕外型设计朝向轻量化以及显示区最大化的发展，通常会通过缩小屏幕周围用以遮蔽连接线路的非显示区，使显示装置符合窄边框的设计需求。近年来发展出一种窄化边框的方法，其在扫描线及数据线之外设置选择线，其中选择线通过桥接点与对应的扫描线电连接。如此一来，芯片可通过这些选择线将扫描信号传递至对应的扫描线。由于这种布线设计可使扫描线与数据线由显示区的同一边拉线至芯片，因此可窄化非显示区的宽度，从而符合窄边框的设计需求。

然而，受限于选择线的拉线设计，常造成桥接点在分布上不连续，使得阻容(RC)不连续。因此，在信号传递时，例如将扫描信号传递至对应的像素时，对应于相邻扫描线的相邻像素之间容易因其与桥接点的距离差异而产生充电时间的差异，导致条状云纹的产生，而影响显示质量。

发明内容

本发明的目的在于提供一种像素阵列，其可改善条状云纹现象。

为达上述目的，本发明的一种像素阵列包括多条第一信号线、多条第二信号线、多个有源元件、多个像素电极以及多条选择线。第二信号线电性绝缘于第一信号线，且与第一信号线交错，以定义出多个像素区。有源元件位于像素区内，且各有源元件电连接于对应的第一信号线及对应的第二信号线。像素电极对应像素区设置，且与有源元件电连接。选择线与第一信号线交错，其中各第一信号线与其中一选择线电连接且在与所述其中一选择线的交错处具有桥接点。选择线电性绝缘于第二信号线，且相邻两条第二信号线之间设置有至少一选择线。第一信号线以及选择线的数量分别大于第二信号线的数量，且第i条第一信号线的桥接点与第(i+1)条第一信号线的桥接点之间的连线所交错的第二信号线的数量为一，i＝1到N，且N等于第一信号线的数量。

在本发明的一实施例中，上述的第一条第一信号线的桥接点至最后一条第一信号线的桥接点的依序连线构成折线，且折线具有至少一转折点。

在本发明的一实施例中，上述的部分的相邻两条第二信号线之间设置有多条选择线。

在本发明的一实施例中，上述的部分的相邻两条第二信号线之间有多个桥接点。

在本发明的一实施例中，上述位于相邻两条第二信号线之间的桥接点的数量小于或等于相邻两条第二信号线之间的选择线的数量。

在本发明的一实施例中，上述的桥接点分别与不同条选择线相交。

在本发明的一实施例中，上述的至少一转折点的数量为j，且相邻两条第二信号线之间的所述至少一选择线的数量为j或(j+1)，j≥1。

在本发明的一实施例中，上述的相邻两条第二信号线之间的所述至少一选择线的数量为k，且所述至少一转折点的数量为k或(k±1)，k≥2。

在本发明的一实施例中，上述的选择线与像素电极互不重叠。

在本发明的一实施例中，上述的选择线与第二信号线位于同一层，且选择线与第一信号线位于不同层。

基于上述，本发明的像素阵列使两相邻第一信号线的桥接点之间的连线所交错的第二信号线的数量为一，以降低相邻第一信号线的桥接点之间的距离，使对应于相邻第一信号线的相邻像素之间的充电时间的差异得以缩小，从而改善条状云纹现象，并提高显示质量。