[发明专利]一种基于TCAM的网络分流系统

说明书

本发明涉及通信技术领域，提供一种基于TCAM的网络分流系统，所述系统包括三态内容寻址存储器、可编程控制器以及可扩展处理器，其中，三态内容寻址存储器包括规则库和用户自定义信息库，可编程控制器在向三态内容寻址存储器查询匹配某规则时，三态内容寻址存储器一并将规则附带的用户自定义信息反馈给可编程控制器，一步即可获取输入输出端口等业务信息，减少对原有SRAM的访问，降低了可编程控制器的设计难度；可扩展处理器包括双核处理器和可编程逻辑模块，所述双核处理器用于实现复杂算法的计算，所述可编程逻辑模块上设有充足的逻辑资源，用于提供高速并口，实现较大带宽的快速的批量导入规则集到三态内容寻址存储器。

技术领域

本发明属于通信技术领域，尤其涉及一种基于TCAM的网络分流系统。

背景技术

目前，深度报文检测技术(DPI)已经广泛运用在通信领域，通常作为专用设备部署在机房中，传统的硬件架构采用FPGA+TCAM+SRAM+DDR的形式，将IP五元组、特征串等规则存储在三态内容寻址存储器(Ternary Content Addressable Memory，TCAM)空间中，将业务相关信息如输入输出端口表，TCP会话表等存储在SRAM或DDR中，这种架构存在如下问题：

(1)FPGA查询TCAM后再查询SRAM或DDR，导致FPGA设计复杂、延迟较大，通常五元组或字符串等规则存储在TCAM空间表项中，但是网络业务还有多种特殊需求，例如某些规则只对某个输入端口生效，某些规则指定从一组输出端口负载均衡输出。因此，FPGA处理报文的流程，查询TCAM之后，还需要再查询SRAM或DDR获取业务特别的信息，才能决定进一步转发还是丢弃报文，转发到哪个输出端口；

从而导致FPGA设计流程复杂，处理报文的延迟较大；

(2)大规模的规则集处理、复杂的用户定制业务也需要板上有一块智能芯片，智能芯片运行复杂算法，传输大量数据给TCAM的性能存在问题。

分流器需要支持10万量级的规则，分为五元组或特征串两大类，还可支持规则优先级，还需要计算规则在TCAM空间的位置，这些都需要软件实现较复杂的算法；而算法在智能芯片上如果运行较慢，就会与用户期望的添加、删除规则的时间产生矛盾；同时，智能芯片上算法输出的结果还需要传输到FPGA再转给TCAM，数据在100Mb量级，因此智能芯片与FPGA之间的接口性能也可能与用户期望的批量导入规则的时间产生矛盾。

发明内容

本发明的目的在于提供一种结构简单并可快速处理业务报文的基于TCAM的网络分流系统。

本发明是这样实现的，一种基于TCAM的网络分流系统，所述基于TCAM的网络分流系统包括三态内容寻址存储器、可编程控制器以及可扩展处理器；

所述可扩展处理器，用于通过所述可编程控制器实现与所述三态内容寻址存储器之间的数据链路的连通，所述可扩展处理器包括双核处理器和可编程逻辑模块，所述双核处理器用于实现复杂算法的计算，所述可编程逻辑模块上设有充足的逻辑资源，用于提供高速并口；

所述可编程控制器通过所述高速并口与可扩展处理器中的所述可编程逻辑模块通信连接，所述可编程控制器用于接收所述可编程逻辑模块通过所述高速并口发送的查询消息，并反馈结果信息，所述结果信息包括是否命中、命中规则信息以及用户自定义信息，可编程控制器解析结果信息，就可以决定转发还是丢弃报文，负载均衡转发到哪个输出端口；

所述三态内容寻址存储器通过高速接口与所述可编程控制器通信连接，所述三态内容寻址存储器包括规则库和用户自定义信息库，所述三态内容寻址存储器用于接收所述可编程控制器的通过所述高速接口发送的查询消息，分别在所述规则库和用户自定义信息库中查询匹配相应的规则和信息，同时匹配的结果信息通过所述高速接口反馈给所述可编程控制器。

作为一种改进的方案，所述双核处理器上运行嵌入式Linux系统。