[发明专利]一种高速真随机数的产生方法

说明书

本发明公开了一种高速真随机数的产生方法，包括以下步骤：采用多个亚稳态子环振形成亚稳态环形振荡器并通过控制信号使每个亚稳态子环振交替工作在稳定振荡状态或者亚稳态状态；采用多路选择器连接多个亚稳态环形振荡器作为熵源；采用两个独立的熵源分别产生第一随机序列和第二随机序列并输入加密运算单元；以第一随机序列作为明文数据且以第二随机序列作为密钥进行加密运算并输出密文数据作为随机数输出。与现有技术相比较，本发明采用加密的方式实现真随机数发生器，通过异或链和DES算法将生成随机数进行均衡校正实现两种环形振荡器产生随机数的组合，最终随机数生成速率达到400Mbit/s。

技术领域

本发明涉及真随机数发生器领域，尤其涉及一种基于加密算法的高速真随机数的产生方法。

背景技术

真随机数发生器(TRNG)是信息加密设备中一个重要的组成部分，它产生的不可预知、不可再现的密钥数字串对信息加密有着重要的作用。从某种程度上讲，随机数的随机性和安全性决定了整个加密算法的性能和安全性。基于物理随机源的真随机数虽然在随机序列的长度、独立性等方面相比伪随机数发生器得到了突破性进展，但是其产生的真随机数序列的随机性不够稳定，随机数的质量不高，生成速率也较慢。因此，现有技术真随机数发生器研究的一个重要方向是基于振荡器采样实现真随机数发生器，利用CMOS环形振荡器中的相位噪声及相位抖动作为随机源，可以很方便的利用纯数字电路实现。早期的尝试中，Fisher、Kohlbrenner和Tkacik等人都是采用基于时钟信号抖动的方法，实现了随机数发生器，但是随机数的生成速率不高，通常小于1Mbit/s。随后，Sunar等人采用等长环形振荡器实现了输出速率为2.5Mbit/s的随机数发生器。速率低主要是由于半导体噪声、串扰以及其他不稳定因素需要积累到一定程度才能引起相位抖动，通过相位抖动引起每次采样时刻的不确定性，使输出序列具有随机性。参见图1，所示为现有技术环形振荡器的采样示意图，基于传统环振的真随机数发生器采样一般在产生相位抖动的地方进行，而从电路上电到发生相位抖动还需要经历过渡阶段、稳定振荡阶段以及噪声影响的积累阶段，实际采样中如果采样过快，则可能会因为噪声积累不够而造成随机数质量的降低，生成随机数相关性增大，降低最终随机数的随机性。为了保证随机性，每次相位抖动积累需要较长震荡时间，导致生成真随机数序列速度较慢。由此同时，噪声在一定环境下趋于稳定，导致了生成真随机数序列仍具有一定相关性。为了克服上述技术问题，现有技术通过在环形振荡器各个环路中增加多项式反馈环，通过反馈缩减相位抖动的积累时间，同时，在一定程度上也能够使序列相关性减弱。比如，Goli c'首先提出了Fibonacci环形振荡器(FIRO)和Galois(GARO)环形振荡器的概念，参见图2，所示为Fibonacci环形振荡器的结构框图，采用n个反相器连接成环形振荡器，每个反相器的输出端通过反馈环路反馈至第一个反相器的输入端；参见图3，所示为Galois环形振荡器的结构框图，采用n个反相器连接成环形振荡器，第n个反相器的输出端信号通过反馈环路反馈至每个反相器的输入端。进一步的，等人在Goli′c的基础上采用7个31级GARO与15级FIRO构成的熵源，经过冯诺依曼纠偏法后处理后，能够达到最高31.25Mbit/s的输出速率。但是，上述电路结构中相位抖动仍然需要相当的积累时间，导致序列速度提高有限；另外相位抖动比较小的时候输出频谱中可能会存在一个优势频率，这会导致输出序列具有相关性；同时采样频率的提高会造成序列偏置加剧，序列中0和1分布不均匀，导致随机数质量不佳。

故，针对目前现有技术中存在的上述缺陷，实有必要进行研究，以提供一种方案，解决现有技术中存在的缺陷。

发明内容

有鉴于此，确有必要提供一种高速真随机数的产生方法，能够提高随机数的输出速率且极大改善随机性，从而满足高速加密系统的应用需求。

为了克服现有技术的缺陷，本发明的技术方案如下：

一种高速真随机数的产生方法，包括以下步骤：