[发明专利]动态偏置LDO电路

说明书

技术领域

本发明涉及芯片电源管理的技术领域，尤其涉及一种动态偏置LDO电路。

背景技术

随着集成电路的快速发展，电源管理模块广泛应用于多电压域的SoC芯片中。LDO(Low-dropout Regulator)作为电源管理模块的重要电路，可用于稳压输出，向多个电路模块供电。典型LDO通过调节主次极点、零点来实现快速负载变化响应。提高LDO瞬态响应能力通常采用增加环路带宽的方法，该方法能够在低-中频域下提高LDO小信号性能。在大信号分析下，典型方法是采用片外大耦合电容，以此降低输出超调量，或者增加偏置电流进而获得高输出变化率。

采样固定偏置电流在获得较大电路输出变化率的同时，需要较大的静态电流；采用推挽偏置方法仅在输出电流变化时产生较大的偏置电流，进而实现功率管栅电容的充放电。但是该方法是基于差分放大器，当输出电压变化速度大于放大器的带宽时，则无法做出响应。

发明内容

基于对已有LDO电路的分析，本发明的目的是提供一种动态偏置LDO电路，旨在解决现有LDO电路瞬态响应能力不够高的问题。

本发明解决其技术问题所采用的技术方案是：

一种动态偏置LDO电路，包括固定偏置电路、动态偏置电路、功率管栅端控制电路，其中：

固定偏置电路包括：参考电压(Vref)，放大器(OP1)，晶体管(M1)～(M4)，电阻(Rs)，用于产生固定偏置电压(Vb1)和(Vb2)；

动态偏置电路包括：电阻(R1)、(R2)，电容(C1)、(C2)，放大器(OP2)、(OP3)，用于产生动态偏置和固定偏置的叠加信号(Vb3)和(Vb4)；(Vb3)控制晶体管(M6)、(M7)的栅压，(Vb4)控制晶体管(M5)和(M8)的栅压；

功率管栅端控制电路包括：晶体管(M5)～(M8)，功率管(Mp)，功率管栅端和漏端寄生电容(C_int)和(C_out)；

其连接关系为：参考电压(Vref)连接放大器(OP1)的正输入端，(OP1)负输入端与输出相连构成单位增益输出，(OP1)输出与晶体管(M2)的栅端相连，(M2)的源端连接电阻(Rs)，电阻(Rs)另一端连接地，晶体管(M2)的漏端与晶体管(M1)的漏端和栅端相连，构成固定偏置电压(Vb1)，晶体管(M1)的源端与电源(VDD)相连，晶体管(M3)栅端为(Vb1)，(M3)源端连接(VDD)，(M3)漏端与晶体管(M4)的漏端和源端相连，构成固定偏置电压(Vb2)，(Vb1)连接放大器(OP2)的正输入端和电阻(R1)，(R1)的另一端连接(OP2)的负输入端和电容(C1)，(C1)的另一端连接输出电压(Vout)，(OP2)的输出端为(Vb4)连接晶体管(M5)和(M8)的栅端，固定偏置电压(Vb2)连接放大器(OP3)的正输入端和电阻(R2)，电阻(R2)的另一端连接(OP3)的负输入端和电容(C2)，电容(C2)的另一端连接(Vout)，(OP3)的输出电压为(Vb3)连接晶体管(M6)和(M7)的栅端，晶体管(M5)的源端接(VDD)，(M5)漏端连接功率管(Mp)的栅端和晶体管(M6)的漏端，晶体管(M6)的源端连接晶体管(M7)的漏端和晶体管(M8)的漏端，晶体管(M7)的源端接地，晶体管(M8)的源端连接(Vout)，功率管(Mp)的源端接(VDD)，(Mp)的漏端为(Vout)；电容(C_int)和(C_out)分别是功率管(Mp)栅端和漏端处寄生的电容。

在上述实施例的基础上，进一步地，所述晶体管(M1)～(M8)为MOS场效应晶体管。

在上述任意实施例的基础上，进一步地，所述功率管(Mp)为MOS场效应晶体管。

本发明的有益效果是：

本发明提供了一种动态偏置LDO电路，采用电容耦合采样输出电压瞬态变化，通过与固定偏置电压进行比较，产生两个动态偏置信号，动态偏置信号根据输出电压的变化情况来打开或关闭对功率管栅端寄生电容的充放电环路，进而调节功率管栅端电压，稳定输出电压，因此本电路具有良好的瞬态响应能力。

附图说明

下面结合附图和实施例对本发明进一步说明。

图1示出了本发明实施例提供的一种动态偏置LDO电路的电路示意图；

图2示出了本发明实施例提供的一种动态偏置LDO电路的仿真结果。

具体实施方式

为了使本发明的目的、技术方案及优点更加清楚明白，以下结合附图及实施例，对本发明进行进一步详细说明。应当理解，此处所描述的具体实施例仅用以解释本发明，并不限定本发明。