[发明专利]一种基于FPGA的计算机硬件故障诊断系统

说明书

技术领域

本发明涉及一种计算机硬件设备，特别涉及一种基于FPGA的计算机硬件故障诊断系统，属于计算机技术领域。

背景技术

计算机在当今社会作为一个重要的工具使用已经很普遍。但是人们也为其故障影响工作而烦恼，而计算机都是板卡设计。非专业人员若是能借助计算机故障诊断系统诊断出故障所在，自己维修也是可行的。利用计算机的加电自检，在计算机启动的时候写入在BIOS芯片中的自检程序就会自动启动[21。启动后他首先对CPU、内存、显卡、硬盘、光驱/软驱等硬件部位进行检查并分析对比系统的原始配置情况，以及对基本输出/输入端口和对其它的外部设备进行初始化，检测出无异常。将引导并加载操作系统，检测出异常，将会使加电自检程序挂起。若能根据计算机加电白检原理，设计一故障诊断系统，以文字的形式给出故障原因，则可以提高维修效率。目前，市场上有一些主板检测卡，但经常出现走码、跳码现象。使得一些错误代码不能准确的检测出来，所以急需一种基于FPGA和PCI总线的计算机故障智能诊断系统。

发明内容

（一）要解决的技术问题

为解决上述问题，本发明提出了一种基于FPGA的计算机硬件故障诊断系统，实现数据的采集、转换、存储、处理和I/O等功能。

（二）技术方案

本发明的基于FPGA的计算机硬件故障诊断系统，包括数据处理电路；所述数据处理电路与数据锁存电路相连；所述数据锁存电路与单片机系统相连；所述单片机系统与液晶显示电路相连；所述数据处理电路分别与数据译码电路、地址译码电路、时钟电路和状态机控制相连。

进一步地，所述单片机系统采用AT89S52单片机。

进一步地，所述数据处理电路由锁存器构成。

进一步地，所述数据译码电路、地址译码电路、时钟电路和状态机控制都是与上位机PCI总线相连。

（三）有益效果

与现有技术相比，本发明的基于FPGA的计算机硬件故障诊断系统，基于PCI总线传输原理，以FPGA作为控制核心。通过在FPGA上编程搭建信号采集与处理电路，根据计算机自身的加电自检原理，采用VHDL硬件描述语言在FPGA上设计硬件电路实现数据存储。分析，提取等一系列处理。通过51单片机控制液晶实现计算机硬件故障的汉字。当计算机主板上的硬件发生故障时能迅速诊断出故障发生的部件，提高计算机维修效率。

附图说明

图1是本发明的实施例结构示意图。

图2是本发明的实施例数据译码结构示意图。

图3是本发明的实施例数据处理电路结构示意图。

图4是本发明的实施例数据锁存电路结构示意图。

具体实施方式

如图1所示的基于FPGA的计算机硬件故障诊断系统，包括数据处理电路1；所述数据处理电路1与数据锁存电路2相连；所述数据锁存电路2与单片机系统3相连；所述单片机系统3与液晶显示电路4相连；所述数据处理电路1分别与数据译码电路8、地址译码电路7、时钟电路6和状态机控制5相连。

其中，所述单片机系统3采用AT89S52单片机；所述数据处理电路1由锁存器构成；所述数据译码电路8、地址译码电路7、时钟电路6和状态机控制5都是与上位机PCI总线9相连。

本发明的基于FPGA的计算机硬件故障诊断系统，通过PCI总线在FRAME#有效后的第一个时钟周期内AD上传输的是要写入目标PCI设备的地址信息。C／BE#上传输的是命令类型(I／O写命令为0011)，DEVSEL#信号有效后，表明目标PCI设备已经被选择到，IRDY#和TRDY#同时有效后，主PCI设备向目标PcI设备中传输要写入的数据，在第5个时钟周期时，IRDY#和TRDY#同时变为无效状态，AD总线上被插入一个等待周期，第6和第7个时钟周期时，IRDY#有效，但是TRDY#无效，传输仍然不能有效进行，总线上被继续插入两个等待周期。第8个时钟周期时，IRDY#和TRDY#都有效，数据传输继续。地址数据译码电路在下一个时钟上升沿时读出数据，并将其引出至数据处理电路的片选信号端进行数据处理并送数据处理电路根据状态的转换对实时锁存的信息进行选择，将不同的检测信息锁存住，然后后续的数据进行对比，通过这些选择器，将没用的数据代码筛选掉，然后传递给51单片机处理，并将其显示在液晶屏上。

上面所述的实施例仅仅是对本发明的优选实施方式进行描述，并非对本发明的构思和范围进行限定。在不脱离本发明设计构思的前提下，本领域普通人员对本发明的技术方案做出的各种变型和改进，均应落入到本发明的保护范围，本发明请求保护的技术内容，已经全部记载在权利要求书中。