[发明专利]应用于MRAM的尖峰电流旁路保护控制装置

说明书

技术领域

本发明涉及一种数据存取技术，特别是，涉及一种应用于MRAM的尖峰电流旁路保护控制装置。

背景技术

磁性随机存取内存(Magnetic Random Access Memory，以下简称MRAM)属于非挥发性内存，和现有的动态随机存取内存(DRAM)或静态随机存取内存(SRAM)材料不同，当电子产品断电、关机时，仍然可以保持存取性。MRAM具有低耗能、非挥发、可快速读写等优点。MRAM的基础核心内存位(bit cell)是由一个磁性隧道结(Magnetic Tunnel Junction，以下简称MTJ)组件及一个开关晶体管构成，该MTJ组件就如同一个可变电阻。该MTJ组件有三个层面，如图1a及图1b所示，最上面的层为自由层10，中间为穿隧隔离层11，最下面的层是固定层12，其中自由层10的磁场极化方向可以改变，而固定层12的磁场方向固定不变。当自由层10与固定层12的磁场方向相同时(参见图1a)，MTJ组件呈现低电阻(RL)；当自由层10与固定层12的磁场方向相反时(参见图1b)，MTJ组件呈现高电阻(RH)。数字信息(0或1)可藉由写入不同极性电流去磁化MTJ组件磁性层方向而储存在MTJ内，读取时，如上所述，因不同的磁距方向会展现出不同的电阻特性(即上述低电阻或高电阻)，藉此可分辨出数字信息。再者，上述MTJ组件呈现低电阻(RL)以及高电阻(RH)的不同电阻特性时，其写入以及读取操作均有其工作电压范围，如图1c所示。

接着，请参阅图2，其用以揭示MRAM电路架构，前述MRAM电路架构包括记忆元件阵列20(以N行X1列为例)，对前述记忆元件阵列进行写入操作的控制电路21、以及对前述记忆元件阵列20执行读取操作的控制电路22。前述记忆元件阵列20由N行磁性记忆元件200组成，每一磁性记忆元件200包括MTJ组件MTJ0以及与该MJT组件MTJ0的一端串联的晶体管2001的漏极D(Drain)组成。前述电路还包括N条字符线WL1至WLn，分别与上述晶体管 的栅极(Gate)连接，用于控制前述晶体管开、关动作，位线BL连接至每一MTJ组件的另一端，以及源极线SL连接至每一晶体管的源极S(Source)。如图2所示，上述控制电路21、22分别通过开关CS与记忆元件阵列连接。对前述MRAM进行写入操作时，写入电流的振幅应维持在一定范围内，既要足够大改变各MTJ组件的电阻状态，又要不超过MTJ组件的崩溃电压。而当对MRAM执行读取操作时，读取电流应维持低于某一特定振幅，以避免读取干扰错误，因振幅过大导致MTJ组件所储存数据转态。请继续参考图3，其显示对上述MRAM执行写入操作的控制电流WL、CS，读取操作的控制电流Din以及流经MTJ组件的电流。如图3所示，在施加写入控制电流WL、CS或读取控制电流Din使电路中控制开关导通的瞬间，MTJ组件MTJ0上产生瞬间峰值电流(图中以虚线圈起来的部分)，而该瞬间峰值电流则如图4所示的写入信号「0」的电流路径WP0或如图5所示的写入信号「1」的电流路径WP1通过MTJ组件MTJ0，严重时，写入控制电压大于MTJ组件MTJ0的崩溃电压(如图1c所示的MTJ组件的V-R图)，MTJ组件MTJ0虽未立即损毁，久而久之，会降低MTJ组件MTJ0的可靠性。此外，读取时，瞬间峰值电流则如图6所示的读取路径RP通过MTJ组件MTJ0，虽未造成数据读取错误，久而久之亦会降低MTJ组件MTJ0的可靠性。

因此，如何提出一种新的MRAM电路架构，以克服现有MRAM电路存在的缺陷，已成为目前业界亟待攻克的难题。

发明内容

鉴于上述现有技术的诸多缺陷，本发明的目的在于提出一种应用于磁性随机存取内存(Magnetic Random Access Memory，以下简称MRAM)的尖峰电流旁路保护控制装置，在选择开关导通的瞬间，避免将尖峰电流通过读写路径上的磁性记忆元件，并将该尖峰电流引导出去，以确保MTJ组件上的电流在其工作范围内，进而可保证MTJ组件的可靠性。