[发明专利]一种显示面板的驱动电路、显示面板及其驱动方法

权利要求书

1.一种显示面板的驱动电路，其特征在于，包括：

预处理模块，用于在预处理阶段将任意一第一数据线与任意一第 二数据线电连接以抵消所述第一数据线和所述第二数据线上的电荷， 其中，任意一条所述第一数据线上的电荷极性与任意一条所述第二数 据线上的电荷极性相反。

2.根据权利要求1所述的显示面板的驱动电路，其特征在于，所 述预处理模块包括多个第一晶体管；

用于在显示阶段将各所述第一晶体管的第一极与其中一条所述第 一数据线电连接，且各所述第一晶体管的第二极与其中一条所述第二 数据线电连接；以及

将各所述第一晶体管的栅极连接至第一时钟信号端以接收第一时 钟信号。

3.根据权利要求2所述的显示面板的驱动电路，其特征在于，还 包括信号输入模块；

所述信号输入模块包括多个多路分解器，各所述多路分解器包括 多个输出端，且各所述输出端与其中一条所述第一数据线或所述第二 数据线一一对应连接；

所述信号输入模块用于向与同一多路分解器连接的所述第一数据 线和/或所述第二数据线分时发送数据信号。

4.根据权利要求3所述的显示面板的驱动电路，其特征在于，所 述信号输入模块包括：多个第一多路分解器和多个第二多路分解器， 其中，所述第一多路分解器包括第二晶体管、第三晶体管、第四晶体 管，所述第一多路分解器的输出端分别为所述第二晶体管的第二极、 第三晶体管的第二极、第四晶体管的第二极，所述第二多路分解器包 括第五晶体管、第六晶体管、第七晶体管，所述第二多路分解器的输 出端分别为第五晶体管的第二极、第六晶体管的第二极、第七晶体管 的第二极；

所述第一多路分解器中的第二晶体管的第一极、第三晶体管的第 一极、第四晶体管的第一极用于接收第一数据信号，所述第二多路分 解器中的第五晶体管的第一极、第六晶体管的第一极、第七晶体管的 第一极用于接收第二数据信号；

所述第一多路分解器的各输出端和所述第二多路分解器的各输出 端分别与所述第一数据线电连接和所述第二数据线电连接；

所述第一多路分解器中的第二晶体管的栅极、第三晶体管的栅极、 第四晶体管的栅极分别接收第二时钟信号、第三时钟信号和第四时钟 信号，所述第二多路分解器中的所述第五晶体管的栅极、第六晶体管 的栅极、第七晶体管的栅极分别接收第二时钟信号、第三时钟信号和 第四时钟信号。

5.根据权利要求3或4所述的显示面板的驱动电路，其特征在于， 所述信号输入模块包括：多个第三多路分解器，其中，所述第三多路 分解器包括第八晶体管、第九晶体管、第十晶体管、第十一晶体管、 第十二晶体管、第十三晶体管，所述第三多路分解器的输出端分别为 第八晶体管的第二极、第九晶体管的第二极、第十晶体管的第二极、 第十一晶体管的第二极、第十二晶体管的第二极、第十三晶体管的第 二极；

所述第三多路分解器中的第八晶体管的第一极、第十晶体管的第 一极、第十二晶体管的第一极接收第一数据信号，所述第九晶体管的 第一极、第十一晶体管的第一极和第十三晶体管的第一极接收第二数 据信号；

所述第三多路分解器的各输出端分别与所述第一数据线或所述第 二数据线电连接；

所述第八晶体管的栅极和所述第十一晶体管的栅极接收第二时钟 信号，所述第九晶体管的栅极和第十二晶体管的栅极接收第三时钟信 号，所述第十晶体管的栅极和所述第十三晶体管的栅极接收第四时钟 信号。

6.根据权利要求5所述的显示面板的驱动电路，其特征在于，所 述第一晶体管、第二晶体管、第三晶体管、第四晶体管、第五晶体管、 第六晶体管、第七晶体管、第八晶体管、第九晶体管、第十晶体管、 第十一晶体管、第十二晶体管和第十三晶体管均是PMOS晶体管或者 均是NMOS晶体管。

7.一种显示面板，其特征在于，包括如权利要求1-6之一所述的 显示面板的驱动电路。