[发明专利]移位寄存器单元、驱动方法、栅极驱动电路及显示装置

说明书

技术领域

本发明涉及显示技术领域，特别涉及一种移位寄存器单元、驱动方法、 栅极驱动电路及显示装置。

背景技术

显示装置在显示图像时，需要利用移位寄存器(栅极驱动电路)对像素单 元进行扫描，移位寄存器包括多个移位寄存器单元，每个移位寄存器单元对应 一行像素单元，由多个移位寄存器单元实现对显示装置的像素单元的逐行扫描 驱动，以显示图像。

但随着像素数目的提高，移位寄存器在一帧时间内所需扫描的行数增加， 这就要求移位寄存器单元的版图面积要更小，电路结构需要更简单。相关技术 中有一种移位寄存器单元，该移位寄存器单元主要包括缓冲模块、上拉模块、 下拉模块、保持模块、充电模块和放电模块。其中，缓冲模块作为移位寄存器 单元的输入模块，用于将上一行输出端的电压输入至该移位寄存器单元，上拉 模块用于将输出端的电平上拉至高电平，下拉模块用于将输出端的电平下拉至 低电平，保持模块用于对输出端的电平进行保持，充电模块用于确保在工作时 间内上拉模块包括的晶体管能够正常开启，放电模块用于对充电模块进行放电， 关断上拉模块。

上述移位寄存器单元在放电保持阶段，由于上拉模块包括的晶体管的寄生 电容的存在，上拉节点(即与上拉模块包括的晶体管的栅极连接的节点)的电 压被拉高，上拉模块包括的晶体管开启，移位寄存器单元的第一时钟信号端对 输出端会进行再充电，因此，上拉节点和输出端存在噪音。

发明内容

为了解决相关技术中移位寄存器单元的上拉节点和输出端存在噪音的问 题，本发明提供了一种移位寄存器单元、驱动方法、栅极驱动电路及显示装 置。所述技术方案如下：

第一方面，提供了一种移位寄存器单元，所述移位寄存器单元包括：

充电模块、复位模块、上拉模块、第一下拉模块、第二下拉模块和补偿模 块，

所述充电模块分别与第一电源信号端、输入信号端和上拉节点连接，用于 在来自所述输入信号端的输入信号的控制下，对所述上拉节点进行充电；

所述复位模块分别与第二电源信号端、复位信号端和所述上拉节点连接， 用于在来自所述复位信号端的复位信号的控制下，对所述上拉节点进行复 位；

所述上拉模块分别与时钟信号端、所述上拉节点、下拉节点和输出端连接， 用于在所述上拉节点和所述下拉节点的控制下，向所述输出端输出驱动信号；

所述第一下拉模块分别与所述下拉节点、所述上拉节点、第三电源信号端、 开关电源端和所述输出端连接，用于在所述下拉节点、来自所述第三电源信号 端的第三电源信号和来自所述开关电源端的开关电源信号的控制下，分别对所 述上拉节点和所述输出端进行降噪；

所述第二下拉模块分别与所述上拉节点、所述下拉节点和所述第三电源信 号端连接，用于在所述上拉节点的控制下，拉低所述下拉节点的电位；

所述补偿模块分别与所述上拉节点、所述下拉节点、所述第三电源信号端 和所述开关电源端连接，用于在所述下拉节点和来自所述开关电源端的开关电 源信号的控制下，对所述上拉节点的电位进行补偿。

可选的，在正向扫描时，所述充电模块，包括：第一晶体管；所述复位模 块，包括：第二晶体管；

所述第一晶体管的第一极与所述第一电源信号端连接，所述第一晶体管的 第二极与所述上拉节点连接，所述第一晶体管的栅极与所述输入信号端连接；

所述第二晶体管的第一极与所述第二电源信号端连接，所述第二晶体管的 第二极与所述上拉节点连接，所述第二晶体管的栅极与所述复位信号端连接。

可选的，在反向扫描时，所述充电模块，包括：第二晶体管；所述复位模 块，包括：第一晶体管；

所述第二晶体管的第一极与所述第一电源信号端连接，所述第二晶体管的 第二极与所述上拉节点连接，所述第二晶体管的栅极与所述输入信号端连接；

所述第一晶体管的第一极与所述第二电源信号端连接，所述第一晶体管的 第二极与所述上拉节点连接，所述第一晶体管的栅极与所述复位信号端连接。

可选的，所述上拉模块，包括：第三晶体管、第一电容器和第二电容器；

所述第三晶体管的第一极与所述时钟信号端连接，所述第三晶体管的第二 极与所述输出端连接，所述第三晶体管的栅极与所述上拉节点连接；