[发明专利]非流水线式快速傅立叶转换处理器及其运算控制方法

权利要求书

1.一种非流水线式快速傅立叶转换处理器，包括：

一控制逻辑电路；

一第一处理核心，耦接该控制逻辑电路；以及

一第二处理核心，耦接该控制逻辑电路及该第一处理核心；

其中，该控制逻辑电路分别提供一第一控制指令以及一第二控制指令至该第一处理核心及该第二处理核心，

该第一处理核心接收多个同相运算数据及来自该第二处理核心之多个正交中间数据，并且受控于该第一控制指令以依据该些同相运算数据及该些正交中间数据依序进行3点、4点、5点、7点及9点快速傅立叶转换，并且依序提供多个同相中间数据及多个同相转换数据，

该第二处理核心接收多个正交运算数据及该些同相中间数据，且受控于该第二控制指令以依据该些正交运算数据及该些同相中间数据进行3点、4点、5点、7点及9点快速傅立叶转换，并且依序提供该些正交中间数据及多个正交转换数据。

2.如权利要求1所述的非流水线式快速傅立叶转换处理器，其特征在于，该第一处理核心及该第二处理核心利用Winograd Small-N算法进行3点、4点、5点、7点及9点快速傅立叶转换。

3.如权利要求1所述的非流水线式快速傅立叶转换处理器，其特征在于，该第一处理核心包括：

一第一寄存器组，依序提供该些同相中间数据及该些同相转换数据；

一第一加法器阵列，耦接该控制逻辑电路及该第一寄存器组，且接收该些同相运算数据及该些正交中间数据，该第一加法器阵列受控于该第一控制指令对该些同相运算数据、该些正交中间数据及该第一寄存器组的数据进行加法运算，并且将相加结果储存于该第一寄存器组中；以及

一第一乘法器阵列，耦接该控制逻辑电路及该第一寄存器组，且受控于该第一控制指令对该第一寄存器组的数据进行乘法运算，并且将相乘结果储存于该第一寄存器组中。

4.如权利要求3所述的非流水线式快速傅立叶转换处理器，其特征在于，该第一处理核心执行该些同相运算数据的5点快速傅立叶转换，该些同相运算数据包括一第一运算数据、一第二运算数据、一第三运算数据、一第四运算数据及一第五运算数据，该些正交中间数据包括一第一正交中间数据及一第二正交中间数据，且其中，

在一第一运算时脉期间，一第一加法器将该第二运算数据与该第五运算数据的一第一相加结果储存于一第一寄存器，一第二加法器将该第二运算数据减去该第五运算数据后的一第一相减结果储存于一第二寄存器，一第三加法器将该第三运算数据与该第四运算数据的一第二相加结果储存于一第三寄存器，一第四加法器将该第三运算数据减去该第四运算数据后的一第二相减结果储存于一第四寄存器，

在一第二运算时脉期间，该第一加法器将该第二寄存器的该第一相减结果与该第四寄存器的该第二相减结果的一第三相加结果储存于该第一寄存器，该第二加法器将该第一寄存器的该第一相加结果减去该第三寄存器的该第二相加结果后的一第三相减结果储存于该第二寄存器，该第三加法器将该第一寄存器的该第一相加结果与该第三寄存器的该第二相加结果的一第四相加结果储存于该第三寄存器，一第一乘法器将该第二寄存器的该第一相减结果乘以786的一第一相乘结果储存于该第四寄存器，一第二乘法器将该第四寄存器的该第二相减结果乘以186的一第二相乘结果储存于一第五寄存器，

在一第三运算时脉期间，该第一加法器将该第一运算数据与该第三寄存器的该第四相加结果的一第五相加结果储存于该第一寄存器，该第一乘法器将该第一寄存器的该第三相加结果乘以486的一第三相乘结果储存于该第二寄存器，该第二乘法器将该第二寄存器的该第三相减结果乘以286的一第四相乘结果储存于该第三寄存器，一第三乘法器将该第三寄存器的该第四相加结果乘以128的一第五相乘结果储存于一第六寄存器，

在一第四运算时脉期间，该第一加法器将该第一运算数据减去该第六寄存器的该第五相乘结果后的一第四相减结果储存于该第二寄存器，该第二加法器将该第二寄存器的该第三相乘结果减去该第五寄存器的该第二相乘结果后的一第五相减结果储存于该第四寄存器，该第三加法器将该第四寄存器的该第一相乘结果减去该第二寄存器的该第三相乘结果的一第六相减结果储存于该第五寄存器，其中该第五相减结果及该第六相减结果被提供以作为该些同相中间数据的一第一同相中间数据及一第二同相中间数据，

在一第五运算时脉期间，该第一加法器将该第二寄存器的该第四相减结果与该第三寄存器的该第四相乘结果的一第六相加结果储存于该第二寄存器，该第二加法器将该第二寄存器的该第四相减结果减去该第三寄存器的该第四相乘结果后的一第七相减结果储存于该第三寄存器，

在一第六运算时脉期间，该第一加法器将该第二寄存器的该第六相加结果与该第一正交中间数据的一第七相加结果储存于该第二寄存器，该第二加法器将该第三寄存器的该第七相减结果与该第二正交中间数据的一第八相加结果储存于该第三寄存器，该第三加法器将该第三寄存器的该第七相减结果减去该第二正交中间数据后的一第八相减结果储存于该第四寄存器，该第四加法器将该第二寄存器的该第六相加结果减去该第一正交中间数据后的一第九相减结果储存于该第四寄存器，

其中，在该第六运算时脉期间后，该第五相加结果、该第七相加结果、该第八相加结果、该第八相减结果及该第九相减结果被提供以作为该些同相转换数据中的一第一同相转换数据、一第二同相转换数据、一第三同相转换数据、一第四同相转换数据及一第五同相转换数据。