[发明专利]中高压集成电路中的降压电路

说明书

技术领域

本发明涉及一种中高压集成电路中的降压电路，它可将向集成电路供电的中高压 电源在集成电路内部转换成低压电源，本电路可以广泛应用于高低压混合的带有内部逻辑 控制的电源管理电路、数模混合电路等场合。

背景技术

高压集成电路的应用愈来愈广泛，已经普遍应用于LED驱动、适配器、电器控制等 场合。而带有智能控制型的高压电路更是发展迅速，愈来愈受到人们的青睐。中高压型集成 电路一般电源供电电压较高，通常在7V以上，这个电压很难直接提供给智能控制逻辑电路 （一般1.5~5.5v）。虽然低压逻辑电路的电压范围要求不高（一般可以20%以上的允许范围）， 但是直接从高压供电电压转换到低压，还是经常会遇到很多问题，并耗费较多的资源。

传统的解决方法，一种是通过输入多种电源电压实现，即既有高压电源输入，又有 低压电源输入，这样必然占据多个集成电路的引脚，使得集成电路的封装和线路变得复杂。 另外一种实现方式则只需要单个高压电源输入，通过集成电路内部的降压电路实现高电压 到低电压的转换。目前采用较多的是通过内部LDO的方式实现降压，也就是先采用带隙 （Bandgap）基准产生电压或电流基准，然后用电压比较器的方式产生一个实际需要的电压， 经过驱动输出到内部，供内部低压电路使用。这种方式的优点是输出电压较为准确，但是其 缺点很明显：转换电路消耗的静态电流较大，电路结构和工艺复杂、资源消耗多，而且在量 产时需要比较繁杂的电阻修正过程。

发明内容

本发明的目的，是提供一种中高压集成电路中的降压电路，为集成电路中的低压 控制部分的提供电源。该电路和传统电路相比，形式实用可靠，性能良好，可以广泛应用于 中高压集成电路中的电源管理中。由于低压逻辑部分的电源供电不需要额外的引脚输入， 因此可以简化电路的封装形式，降低芯片成本，便于产品的应用。

本发明的技术方案是，一种中高压集成电路中的降压电路，其包括MOS管N1、电容 C1，其特征是，MOS管N1的漏极接外部供电的高压电源的输入端VCC，MOS管N1的源极通过电 容C1接地，MOS管N1的源极为低压电源的输出端VDD向内部控制电路部分供电，MOS管N1的衬 底接地，MOS管N1的栅极与一控制电压信号相连接，所述的MOS管为高压型N沟道耗尽管或零 伏本征管，所述的控制电压信号的电压值≥0V。

所述的控制电压信号由电阻R1、二极管D1、D2构成的电路产生，电阻R1的一端接高 压电源的输入端VCC，电阻R1的另一端接二极管D1的正极，二极管D1的负极接二极管D2的正 极，二极管D2的负极接地，二极管D1的正极与MOS管N1的栅极相连接。

所述的控制电压信号的电压值为0V，通过MOS管N1的栅极接地而实现。

本发明的特点是，由于MOS管N1的阈值电压为负，上电时MOS管N1栅极的控制电压 ≥0V，电容C1两端的电压为0，MOS管N1上电后马上导通，低压电源输出端VDD的电压稳步上 升，直到MOS管N1的栅极和源极的电压差VGS接近开启电压Vth,MOS管N1将从导通转为临 界导通状态，低压电源输出端VDD的电压基本稳定。若负载增大，电流上升，会导致低压电源 输出端VDD电压的下降趋势，而低压电源输出端VDD的电压降低必然导致VGS的增大，并使得 VGS>Vth,导致MOS管N1导通，低压电源输出端VDD电压提升；反之，如果负载减小，电流下降， 会导致低压电源输出端VDD电压的上升趋势，而低压电源输出端VDD电压的上升必然导致 VGS的减小，并使得VGS<Vth,导致耗尽管N1截止，低压电源输出端VDD电压下降。

与现有技术相比本发明的电路结构简单、可靠，静态电流消耗小，具有良好的降压 和稳压的性能。

附图说明

图1为本发明第一实施例的电路原理图。

图2为本发明第二实施例的电路原理图。

具体实施方式