[发明专利]移位寄存器及驱动方法、驱动电路、阵列基板及显示装置

权利要求书

1.一种移位寄存器，包括：上拉控制模块、上拉模块、下拉控制模块、下拉模块和输出端；

所述上拉控制模块与所述上拉模块连接，所述上拉控制模块被配置为控制所述上拉模块对于所述输出端的电平的上拉；

所述上拉模块与所述输出端连接，所述上拉模块被配置为对于所述输出端的电平进行上拉；

所述下拉控制模块与所述下拉模块连接，所述下拉控制模块被配置为控制所述下拉模块对于所述输出端的电平的下拉；

所述下拉模块与所述输出端连接，所述下拉模块被配置为对于所述输出端的电平进行下拉；

其中，所述上拉控制模块包括控制端、第一端和第二端；所述上拉模块包括控制端、第一端和第二端；所述下拉控制模块包括控制端、第一端和第二端；所述下拉模块包括控制端、第一端和第二端；

所述上拉控制模块的控制端与时钟信号端连接，第一端与第一输入端连接，第二端与所述上拉模块的控制端连接；

所述上拉模块的第一端与第一电压端连接，第二端与所述输出端连接；

所述下拉控制模块的控制端与所述上拉控制模块的第二端连接，第一端与第二输入端连接，第二端与所述下拉模块的控制端连接；

所述下拉模块的第一端与第二电压端连接，第二端与所述输出端连接；

其中，所述第二电压端与所述时钟信号端连接。

2.根据权利要求1所述的移位寄存器，其中，所述上拉控制模块包括第一晶体管；所述第一晶体管的控制端为所述上拉控制模块的控制端，所述第一晶体管的第一端为所述上拉控制模块的第一端，所述第一晶体管的第二端为所述上拉控制模块的第二端。

3.根据权利要求1所述的移位寄存器，其中，所述上拉模块包括第二晶体管和第一电容；所述第二晶体管的控制端为所述上拉模块的控制端，所述第二晶体管的第一端为所述上拉模块的第一端，所述第二晶体管的第二端为所述上拉模块的第二端；所述第一电容连接在所述第二晶体管的控制端和第一端之间。

4.根据权利要求1所述的移位寄存器，其中，所述下拉控制模块包括第三晶体管；所述第三晶体管的控制端为所述下拉控制模块的控制端，所述第三晶体管的第一端为所述下拉控制模块的第一端，所述第三晶体管的第二端为所述下拉控制模块的第二端。

5.根据权利要求1所述的移位寄存器，其中，所述下拉模块包括第四晶体管和第二电容；所述第四晶体管的控制端为所述下拉模块的控制端，所述第四晶体管的第一端为所述下拉模块的第一端，所述第四晶体管的第二端为所述下拉模块的第二端；所述第二电容连接在所述第四晶体管的控制端和第二端之间。

6.一种栅极驱动电路，包括多个级联的如权利要求1所述的移位寄存器，所述移位寄存器的所述输出端被配置为向相对应的像素电路提供栅极驱动信号；其中，一级的所述移位寄存器的所述上拉控制模块和所述输出端与下一级的所述移位寄存器连接。

7.根据权利要求6所述的栅极驱动电路，其中，所述上拉控制模块包括控制端、第一端和第二端；所述上拉模块包括控制端、第一端和第二端；所述下拉控制模块包括控制端、第一端和第二端；所述下拉模块包括控制端、第一端和第二端；

所述上拉控制模块的控制端与时钟信号端连接，第一端与第一输入端连接，第二端与所述上拉模块的控制端连接；

所述上拉模块的第一端与第一电压端连接，第二端与所述输出端连接；

所述下拉控制模块的控制端与所述上拉控制模块的第二端连接，第一端与第二输入端连接，第二端与所述下拉模块的控制端连接；

所述下拉模块的第一端与第二电压端连接，第二端与所述输出端连接；

其中，一级的所述移位寄存器的所述上拉控制模块的第二端与下一级的所述移位寄存器的第一输入端连接，一级的所述移位寄存器的所述输出端与下一级的所述移位寄存器的第二输入端连接。

8.一种阵列基板，包括如权利要求6至7中任一项所述的栅极驱动电路。

9.一种显示装置，包括如权利要求8所述的阵列基板。